Pat
J-GLOBAL ID：200903077008337665

半導体装置及びその製造方法

Inventor：
渡辺 孔

About 渡辺 孔


Applicant, Patent owner：
富士通株式会社

About 富士通株式会社


Agent (1)： 有我 軍一郎
Gazette classification：公開公報
Application number (International application number)：1994177787
Publication number (International publication number)：1996046189
Application date： Jul. 29, 1994
Publication date： Feb. 16, 1996
Summary：
【要約】【目的】 側壁絶縁膜下に形成されるソース/ドレイン拡散層を構成する低濃度拡散層幅を十分小さく取って低濃度拡散層による抵抗を小さくしドレイン電流の低減を抑えて電流駆動力の劣化を抑えることができる。【構成】 半導体基板1内に素子分離絶縁膜2が形成され、該素子分離絶縁膜2間の該半導体基板1内にソース/ドレイン拡散層7,9が形成され、該ソース/ドレイン拡散層7,9間の該半導体基板1上にゲート絶縁膜6が形成され、該ゲート絶縁膜6上にゲート電極5が形成され、該ゲート電極5側壁に第1の側壁絶縁膜8が形成され、該第1の側壁絶縁膜8側壁に第2の側壁絶縁膜10が形成され、該第2の側壁絶縁膜10と該素子分離絶縁膜2間の該ソース/ドレイン拡散層9が形成された該半導体基板1上に金属シリサイド膜12が形成されてなる。
Claim (excerpt)：
半導体基板(1)内に素子分離絶縁膜(2)が形成され、該素子分離絶縁膜(2)間の該半導体基板(1)内にソース/ドレイン拡散層(7,9)が形成され、該ソース/ドレイン拡散層(7,9)間の該半導体基板(1)上にゲート絶縁膜(6)が形成され、該ゲート絶縁膜(6)上にゲート電極(5)が形成され、該ゲート電極(5)側壁に第1の側壁絶縁膜(8)が形成され、該第1の側壁絶縁膜(8)側壁に第2の側壁絶縁膜(10)が形成され、該第2の側壁絶縁膜(10)と該素子分離絶縁膜(2)間の該ソース/ドレイン拡散層(9)が形成された該半導体基板(1)上に金属シリサイド膜(12)が形成されてなることを特徴とする半導体装置。
IPC (4)：
H01L 29/78 ,  H01L 21/336 ,  H01L 21/28 301 ,  H01L 21/318
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM