Pat

J-GLOBAL ID：200903078261511724

半導体装置の製造方法

Inventor： 山中 理子 ,  西尾 直治
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993251265
Publication number (International publication number)：1995106280
Application date： Oct. 07, 1993
Publication date： Apr. 21, 1995
Summary：

【要約】【目的】高温処理に際しても層抵抗の増大が生じないサリサイド構造のMOSトランジスタの製造方法である。【構成】チタン膜8の堆積に先だって、拡散層6の露出面および多結晶シリコン膜4の上面に凹凸7を形成しておく。

Claim (excerpt)：

少なくとも表面がシリコン層からなる半導体基板の該シリコン層の表面に所定の素子分離領域とゲート絶縁膜とをそれぞれ形成し、該シリコン層の表面上にゲート電極配線を形成し、該ゲート電極配線の側面に絶縁膜スペーサを形成する工程と、前記シリコン層の表面の所定の領域にソース,ドレイン領域となる拡散層を形成する工程と、少なくとも前記拡散層の表面を凹凸な面に変換する工程と、全面に高融点金属膜を堆積し、熱処理を施して少なくとも前記拡散層の表面に選択的に高融点金属シリサイド膜を形成し、未反応の該高融点金属膜を選択的に除去する工程とを有することを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 21/28 301 ,  H01L 29/78 ,  H01L 21/336

Patent cited by the Patent：

Cited by examiner (1)

• 半導体装置およびシリサイド層の形成方法
  Gazette classification：公開公報   Application number：特願平4-120412   Applicant：沖電気工業株式会社