半導体装置及びその製造方法

Inventor：
Applicant, Patent owner：
Agent (1)：上柳雅誉 (外1名)
Gazette classification：公開公報
Application number (International application number)：2000143610
Publication number (International publication number)：2001326326
Application date： May. 16, 2000
Publication date： Nov. 22, 2001
Summary：

【要約】【課題】3次元集積回路への組立てに必要な、低抵抗で高信頼性の埋め込み配線構造を有する半導体装置及びその製造方法を提供する。【解決手段】半導体基板101,102,103は、それぞれ主表面の素子領域11に集積回路(MOSFET等)を有し、チップとして切り分けられている。素子領域11に関係するダマシン技術による埋め込み銅配線12と共に、埋め込み素子分離領域131,132内において少なくともその主表面側から裏面側に亘って銅配線121,122が貫通するように埋め込まれている部分がある。基板主表面側、裏面側において銅配線12,121,122の接続箇所にバンプ電極15が設けられている。下層と上層の各半導体基板は、それぞれ主表面側と裏面側ののバンプ電極15どうしを熱圧着接続して1チップ製品化する。

Claim (excerpt)：

主表面の素子領域に集積回路が形成された第1半導体基板と、前記第1半導体基板の主表面に形成され、所定箇所では主表面側から裏面側に亘って貫通する部分を含む埋め込み素子分離領域と、前記埋め込み素子分離領域の内部に形成され、前記第1半導体基板の主表面側から裏面側に亘って貫通する前記素子領域に関係する埋め込み銅配線と、前記第1半導体基板の主表面側の前記素子領域に関係する配線と、主表面側を前記第1半導体基板の裏面側と対向させる第2半導体基板と、前記第1半導体基板の裏面側の銅配線と前記第2半導体基板における素子領域に関係する配線が電気的に接続されるための接続部と、を具備したことを特徴とする半導体装置。

IPC (9)：

H01L 27/00 301 , H01L 21/60 311 , H01L 21/76 , H01L 21/3205 , H01L 21/768 , H01L 23/52 , H01L 25/065 , H01L 25/07 , H01L 25/18

FI (8)：

H01L 27/00 301 B , H01L 21/60 311 Q , H01L 21/76 L , H01L 21/88 M , H01L 21/88 J , H01L 21/90 A , H01L 23/52 C , H01L 25/08 B

F-Term (27)：

5F032AA34 , 5F032AA35 , 5F032BB08 , 5F032CA17 , 5F032DA33 , 5F032DA78 , 5F033HH11 , 5F033HH12 , 5F033HH13 , 5F033JJ11 , 5F033KK13 , 5F033MM01 , 5F033MM02 , 5F033MM12 , 5F033MM13 , 5F033MM30 , 5F033NN06 , 5F033NN07 , 5F033PP15 , 5F033PP28 , 5F033QQ00 , 5F033QQ48 , 5F033XX10 , 5F044LL09 , 5F044LL11 , 5F044LL15 , 5F044RR03

Patent cited by the Patent：

Cited by applicant (5)

3次元半導体集積回路装置の製造方法
Gazette classification：公開公報 Application number：特願平10-063476 Applicant：科学技術振興事業団, 小柳光正, 栗野浩之
積層型半導体集積回路
Gazette classification：公開公報 Application number：特願平4-263544 Applicant：シャープ株式会社
特開平3-104276

Show all

Return to Previous Page