Pat
J-GLOBAL ID:200903078981010617

半導体装置および半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 吉田 茂明 (外2名)
Gazette classification:公開公報
Application number (International application number):1998097460
Publication number (International publication number):1999297815
Application date: Apr. 09, 1998
Publication date: Oct. 29, 1999
Summary:
【要約】【課題】 トレンチの形成に関し、ストレスの低減と平坦化と製造工程の簡略化を同時に達成する。【解決手段】 拡散層23〜26やフィールド酸化膜2を形成した後に、トレンチ6を形成する。トレンチ6はフィールド酸化膜2を避けるように形成する。トレンチ6は絶縁物である酸化膜7とBPSG層8で充填する。充填の際には酸化膜7とBPSG層8のエッチングバックは行わない。
Claim (excerpt):
拡散層およびフィールド酸化膜を主面に形成するための熱処理が終了しているSOI基板を準備する工程と、前記SOI基板の前記主面における前記フィールド酸化膜が形成されていない領域にトレンチを形成する工程と、前記SOI基板の全面に絶縁物を堆積することによって層間膜の形成と同時に前記トレンチに絶縁物を充填する工程とを備える半導体装置の製造方法。
IPC (3):
H01L 21/762 ,  H01L 21/76 ,  H01L 27/12
FI (3):
H01L 21/76 D ,  H01L 27/12 F ,  H01L 21/76 L
Patent cited by the Patent:
Cited by examiner (2)

Return to Previous Page