Pat
J-GLOBAL ID:200903079345641425

電子部品の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 筒井 秀隆
Gazette classification:公開公報
Application number (International application number):2001389556
Publication number (International publication number):2003188294
Application date: Dec. 21, 2001
Publication date: Jul. 04, 2003
Summary:
【要約】【課題】卑金属よりなる封止枠の酸化を抑制して封止不良をなくすことができる電子部品の製造方法を提供する。【解決手段】回路素子10に設けられた回路部13に金属突起電極15を設け、基板1の環状電極3に回路部12,13を取り囲む卑金属よりなる封止枠6を設け、回路素子10と基板1とを対面させて回路部12,13と基板1の電極2とを突起電極15によって接合するとともに、回路素子10と基板1との間の空間を封止枠6によって気密的に封止する電子部品の製造方法である。まず、常温で突起電極15を対向する基板1の電極2に超音波と圧力とを加えて仮接合し、次に低酸素濃度雰囲気で、所定温度に加熱しながら加圧することにより、突起電極15を対向する基板1の電極2に本接合すると同時に、封止枠6を溶融させて回路素子10と基板1との間を封止する。
Claim (excerpt):
回路素子に設けられた回路部と基板に設けられた電極のいずれか一方に金属突起電極を設け、回路素子の表面と基板の表面との少なくとも一方に、回路素子の回路部を取り囲む卑金属よりなる封止枠を設け、回路素子と基板とを対面させて回路部と基板の電極とを上記突起電極によって接合するとともに、回路素子と基板との間の空間を上記封止枠によって気密的に封止する電子部品の製造方法において、上記封止枠が酸化しない条件で、少なくとも上記突起電極を対向する回路素子の回路部または基板の電極に、超音波と圧力とを加えて仮接合する工程と、低酸素濃度雰囲気で、所定温度に加熱しながら加圧することにより、上記突起電極を対向する回路素子の回路部または基板の電極に本接合すると同時に、上記封止枠によって回路素子と基板との間を封止する工程と、を有することを特徴とする電子部品の製造方法。
IPC (4):
H01L 23/02 ,  H01L 21/60 311 ,  H03H 3/08 ,  H03H 9/25
FI (4):
H01L 23/02 C ,  H01L 21/60 311 Q ,  H03H 3/08 ,  H03H 9/25 A
F-Term (20):
5F044KK01 ,  5F044LL01 ,  5J097AA25 ,  5J097AA29 ,  5J097AA31 ,  5J097AA32 ,  5J097EE01 ,  5J097FF03 ,  5J097GG02 ,  5J097GG03 ,  5J097GG04 ,  5J097HA04 ,  5J097HA05 ,  5J097HA07 ,  5J097HA09 ,  5J097JJ02 ,  5J097JJ07 ,  5J097JJ09 ,  5J097KK09 ,  5J097KK10
Patent cited by the Patent:
Cited by applicant (3) Cited by examiner (3)

Return to Previous Page