Pat
J-GLOBAL ID：200903079357556393

カスタムLSIにおける遅延特性解析方法

Inventor：
小杉 一之

About 小杉 一之


Applicant, Patent owner：
富士通株式会社

About 富士通株式会社


Agent (1)： 古谷 史旺
Gazette classification：公開公報
Application number (International application number)：2001015819
Publication number (International publication number)：2002215710
Application date： Jan. 24, 2001
Publication date： Aug. 02, 2002
Summary：
【要約】【課題】 フルカスタムLSI設計において、部分的に回路設計や信号伝達に関する条件が変更された際に、変更前の回路について行なった解析結果を活用して、迅速かつ精密な遅延特性解析を可能とする。【解決手段】 読み込んだネットリストを単位ブロックに分割した後に、これらの単位ブロックを所定の条件に従って結合することによって所定の規模の回路ブロックを形成し、各回路ブロックについて動的タイミング解析を行なって、得られた解析結果を含む遅延特性ライブラリを作成し、静的タイミング解析処理に供することにより、ネットリストで表される解析対象の回路を、上述した回路ブロックの集合として扱い、所望の信号経路についての伝送遅延を解析することを特徴とする。
Claim (excerpt)：
トランジスタおよびこれと同等の回路要素の配置および接続関係を表すネットリストを読み込む手順と、前記ネットリストで表された解析対象の回路をそれぞれ最小の論理回路として動作可能な単位ブロックに分割する手順と、前記ネットリストで示された接続関係と所定の条件とに基づいて、前記単位ブロックを結合することによって、複数の回路ブロックを形成する手順と、前記複数の回路ブロックそれぞれについて、適切な入力信号の組み合わせを入力して回路シミュレーションを実行することにより、動的タイミング解析を行なう手順と、各回路ブロックに対応する前記回路シミュレーション結果に基づいて、前記複数の回路ブロックの遅延特性を含んだ遅延特性ライブラリを作成する手順と、前記ネットリストで表された解析対象の回路を、前記複数の回路ブロック相互の接続によって形成された構造として捉え、前記遅延特性ライブラリとに基づいて静的タイミング解析を実行することにより、所望の信号経路についての伝送遅延解析を行なう手順とを備えたことを特徴とする遅延特性解析方法。
IPC (5)：
G06F 17/50 668 ,  G06F 17/50 ,  G06F 17/50 664 ,  G06F 17/50 674 ,  G01R 31/28
FI (6)：
G06F 17/50 668 C ,  G06F 17/50 668 P ,  G06F 17/50 668 Q ,  G06F 17/50 664 L ,  G06F 17/50 674 ,  G01R 31/28 F
F-Term (9)：
2G132AC11 ,  2G132AD07 ,  2G132AG02 ,  2G132AG15 ,  2G132AL09 ,  5B046AA08 ,  5B046BA03 ,  5B046JA04 ,  5B046KA06
Patent cited by the Patent：
Cited by applicant (7)
Show all
Cited by examiner (8)
Show all
Article cited by the Patent：
Cited by applicant (1) Cited by examiner (1)

Return to Previous Page

TOP

BOTTOM