Pat
J-GLOBAL ID:200903079497069816

半導体デバイスの製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 富村 潔
Gazette classification:公開公報
Application number (International application number):1995325051
Publication number (International publication number):1996250593
Application date: Nov. 20, 1995
Publication date: Sep. 27, 1996
Summary:
【要約】【課題】 導電性接触部及び/又は導体路を有する半導体デバイスを簡単に形成する方法を提供する。【解決手段】 半導体デバイスの接触部、導体路又は金属化部間に生じる静電容量を低減させるために、半導体材料とパッシベーション層6との間の導体路2が誘電体により囲まれている領域1内に、パッシベーション層6に形成した開口7を介して部分的に誘電体により互いに分離されまた部分的に気体で満たされかつ外部と遮断されている空洞9を形成し、引続き開口7をもう1つのパッシベーション層8により閉鎖する。
Claim (excerpt):
部分的に誘電体により互いに分離されまた、部分的にガスを満たされかつ外部と遮断されている空洞(9)によって囲まれている導電性接触部及び/又は導体路(2)を有する半導体デバイスの製造方法において、a)半導体デバイスを誘電体により電気的に互いに絶縁されている接触部及び/又は導体路(2)を施すところまで仕上げ、b)この接触部及び/又は導体路を備えているデバイスの側面を誘電体を選択的に除去できるパッシベーション層(6)で覆い、c)このパッシベーション層(6)内に、次の工程d)に対しては十分大きくかつ数多く、またその次の工程e)に対しては十分小さいような開口(7)を形成し、d)空洞(9)を形成するためこれらの開口を通して部分的に接触部及び/又は導体路の周囲の誘電体をこれらの接触部及び/又は導体路(2)及びパッシベーション層(6)に対して選択的にエッチング除去し、e)開口(7)を空洞(9)を満たすことなくもう1つのパッシベーション層(8)の析出により閉鎖することを特徴とする半導体デバイスの製造方法。
IPC (2):
H01L 21/768 ,  H01L 21/3065
FI (3):
H01L 21/90 N ,  H01L 21/302 F ,  H01L 21/90 P
Patent cited by the Patent:
Cited by examiner (7)
  • 半導体装置の製造方法
    Gazette classification:公開公報   Application number:特願平3-172031   Applicant:富士通株式会社
  • 特開平2-218150
  • 特開平4-207055
Show all

Return to Previous Page