Pat
J-GLOBAL ID：200903079811674304
半導体装置及びその製造方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
則近 憲佑
Gazette classification：公開公報
Application number (International application number)：1993327322
Publication number (International publication number)：1995183486
Application date： Dec. 24, 1993
Publication date： Jul. 21, 1995
Summary：
【要約】【構成】 半導体基板11と、この半導体基板に形成されたゲート電極14及び第1導電型のソース・ドレイン領域15と、前記ソース・ドレイン領域15上に錐状に形成された第1導電型の半導体膜17と、この半導体膜17の表面に前記半導体膜の化合物20を介して形成された電極配線21とを備えた半導体装置。【効果】 素子特性の劣化を引き起こすことなく、MOSFETの微細化に際しても拡散層領域のコンタクト抵抗を低減することができる。
Claim (excerpt)：
半導体基板と、この半導体基板表面に形成された導電領域と、前記半導体基板上に形成され、前記導電領域上にコンタクト孔を有する絶縁膜と、前記領域上のコンタクト孔に錐状又は柱状に形成された前記導電領域と同じ導電型の半導体膜と、この半導体膜の表面上に形成された電極配線とを備えたことを特徴とする半導体装置。
IPC (2)：
FI (2)：
H01L 29/44 Z
, H01L 21/90 D
