キャパシタ絶縁膜の作製方法

Inventor： , , , ,
Applicant, Patent owner：
Agent (1)：北村欣一 (外1名)
Gazette classification：公開公報
Application number (International application number)：2000233289
Publication number (International publication number)：2002050624
Application date： Aug. 01, 2000
Publication date： Feb. 15, 2002
Summary：

【要約】【課題】 ECRスパッタ装置を用いて、半導体メモリ素子などの高速化、微細化に寄与する高い誘電特性を有するキャパシタ絶縁膜を作製する方法の提供。【解決手段】ターゲット原料として、BST[(Ba,Sr)TiO系組成物]、STO[SrTiO系組成物]、又はPZT[Pb(Zr,Ti)O系組成物]を用い、また、スパッタガスとして、Kr若しくはXeの少なくとも一種の不活性ガスとO2との混合ガス、又はKr若しくはXeの少なくとも一種の不活性ガスとO2とを主成分とする混合ガスを用いてBST、STO、又はPZT膜を電極膜上にECRスパッタ成膜する。この際、混合ガス中のO2の分圧を全ガス圧の1〜10%とする。得られたキャパシタ絶縁膜は、誘電率が高く、リーク電流及び誘電損失の増加が抑制されているので、誘電特性の向上した絶縁膜として有用である。

Claim (excerpt)：

キャパシタ絶縁膜の作製方法において、ECRスパッタ装置を利用し、ターゲット原料として、BST[(Ba,Sr)TiO系組成物]、STO[SrTiO系組成物]、又はPZT[Pb(Zr,Ti)O系組成物]を用い、また、スパッタガスとして、Kr若しくはXeの少なくとも一種の不活性ガスとO2との混合ガス、又はKr若しくはXeの少なくとも一種の不活性ガスとO2とを主成分とする混合ガスを用いて、BST、STO、又はPZTの薄膜を被処理基板の電極膜上にスパッタ成膜し、キャパシタ絶縁膜を得ることを特徴とするキャパシタ絶縁膜の作製方法。

IPC (8)：

H01L 21/316 , H01G 4/33 , H01G 4/12 400 , H01G 13/00 391 , H01L 21/203 , H01L 27/04 , H01L 21/822 , H01L 27/105

FI (7)：

H01L 21/316 Y , H01G 4/12 400 , H01G 13/00 391 C , H01L 21/203 S , H01G 4/06 102 , H01L 27/04 C , H01L 27/10 444 C

F-Term (47)：

5E001AB06 , 5E001AC04 , 5E001AC10 , 5E001AE01 , 5E001AE02 , 5E001AE03 , 5E001AH03 , 5E001AJ01 , 5E001AJ02 , 5E082AB03 , 5E082BB10 , 5E082BC30 , 5E082BC40 , 5E082EE05 , 5E082EE18 , 5E082EE23 , 5E082EE37 , 5E082FG03 , 5E082FG26 , 5E082FG27 , 5E082FG42 , 5E082KK01 , 5E082LL02 , 5E082MM09 , 5E082PP07 , 5F038AC02 , 5F038AC15 , 5F038AC18 , 5F038EZ14 , 5F038EZ20 , 5F058BA11 , 5F058BC03 , 5F058BD05 , 5F058BF12 , 5F058BF14 , 5F058BJ02 , 5F083JA14 , 5F083JA15 , 5F083JA38 , 5F083JA40 , 5F103AA08 , 5F103DD27 , 5F103GG02 , 5F103HH03 , 5F103LL07 , 5F103NN05 , 5F103RR05

Patent cited by the Patent：

Cited by examiner (1)

強誘電体薄膜の製造方法
Gazette classification：公開公報 Application number：特願平8-279514 Applicant：富士ゼロックス株式会社

Return to Previous Page