Pat

J-GLOBAL ID：200903080286278344

半導体装置の製造方法

Inventor： 山下 敦子 ,  孝治 吉春 ,  安田 秀文 ,  片岡 敬
Applicant, Patent owner： 株式会社東芝
Agent (1)： 日向寺 雅彦
Gazette classification：公開公報
Application number (International application number)：2006308620
Publication number (International publication number)：2008124353
Application date： Nov. 15, 2006
Publication date： May. 29, 2008
Summary：

【課題】リーク電流が少ない半導体装置の製造方法を提供する。【解決手段】GaN層3上に形成された第1の半導体層4上の一部の領域に無機膜5を形成すると共に、無機膜5を介して相互に対向する領域に電極6及び7を形成する。第1の半導体層4はAlGaN層とする。次に、第1の半導体層4上における無機膜5と電極6とに挟まれた領域、及び無機膜5と電極7とに挟まれた領域の各々に、第2の半導体層8を形成する。第2の半導体層8としては、MOCVD法によりAlGaN層を形成する。その後、無機膜5を除去し、凹み9を形成する。次に、絶縁膜10を形成し、凹み9内に電極11を形成する。これにより、半導体装置19が作製される。【選択図】図1

Claim (excerpt)：

GaN層上に形成された第1の半導体層上の一部の領域に無機膜を形成すると共に、前記第1の半導体層上における前記無機膜を介して相互に対向する領域に第1及び第2の電極を形成する工程と、 前記第1の半導体層上における前記無機膜と前記第1の電極とに挟まれた領域及び前記無機膜と前記第2の電極とに挟まれた領域の各々に第2の半導体層を形成する工程と、 前記無機膜を除去する工程と、 前記第1及び第2の半導体層上に絶縁膜を形成する工程と、 前記絶縁膜上における前記無機膜を除去した領域に第3の電極を形成する工程と、 を備えたことを特徴とする半導体装置の製造方法。

IPC (9)：

H01L 29/78 ,  H01L 21/28 ,  H01L 29/423 ,  H01L 29/49 ,  H01L 29/786 ,  H01L 21/338 ,  H01L 29/778 ,  H01L 29/812 ,  H01L 29/06

FI (7)：

H01L29/78 301B ,  H01L21/28 301B ,  H01L29/58 G ,  H01L29/78 618E ,  H01L29/78 618B ,  H01L29/80 H ,  H01L29/06 301F

F-Term (110)：

4M104AA04 ,  4M104BB04 ,  4M104BB05 ,  4M104BB06 ,  4M104BB07 ,  4M104BB09 ,  4M104BB13 ,  4M104BB14 ,  4M104BB16 ,  4M104BB17 ,  4M104BB18 ,  4M104CC05 ,  4M104DD03 ,  4M104DD68 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  5F102FA00 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GD10 ,  5F102GJ02 ,  5F102GJ03 ,  5F102GJ04 ,  5F102GJ10 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GQ01 ,  5F102GR04 ,  5F102GV05 ,  5F102GV07 ,  5F102GV08 ,  5F102HC01 ,  5F102HC11 ,  5F102HC15 ,  5F102HC19 ,  5F110AA06 ,  5F110CC01 ,  5F110DD01 ,  5F110DD04 ,  5F110DD05 ,  5F110DD12 ,  5F110EE02 ,  5F110EE04 ,  5F110EE06 ,  5F110EE14 ,  5F110EE38 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF04 ,  5F110FF29 ,  5F110FF30 ,  5F110GG04 ,  5F110GG07 ,  5F110GG19 ,  5F110GG22 ,  5F110GG25 ,  5F110GG42 ,  5F110GG44 ,  5F110HK04 ,  5F110HK06 ,  5F110HK21 ,  5F110HK32 ,  5F110HK33 ,  5F110HL02 ,  5F110HL22 ,  5F110HL23 ,  5F110NN03 ,  5F110NN23 ,  5F110NN35 ,  5F110QQ14 ,  5F140AA24 ,  5F140AC36 ,  5F140BA01 ,  5F140BA02 ,  5F140BA06 ,  5F140BA09 ,  5F140BB06 ,  5F140BB18 ,  5F140BC11 ,  5F140BD01 ,  5F140BD05 ,  5F140BD07 ,  5F140BD09 ,  5F140BD11 ,  5F140BE10 ,  5F140BF01 ,  5F140BF05 ,  5F140BF06 ,  5F140BF07 ,  5F140BF43 ,  5F140BF44 ,  5F140BG03 ,  5F140BG05 ,  5F140BJ01 ,  5F140BJ06 ,  5F140BJ07 ,  5F140BJ11 ,  5F140BK28 ,  5F140BK29 ,  5F140CA03 ,  5F140CC01 ,  5F140CC03 ,  5F140CC08 ,  5F140CD00 ,  5F140CD09 ,  5F140CE02

Patent cited by the Patent：

Cited by applicant (1)

• 化合物半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願2003-367932   Applicant：富士通株式会社