Pat

J-GLOBAL ID：200903080464224148

半導体装置

Inventor： 井上 真雄 ,  寺本 章伸 ,  土本 淳一
Applicant, Patent owner： 株式会社ルネサステクノロジ
Agent (6)： 深見 久郎 ,  森田 俊雄 ,  仲村 義平 ,  堀井 豊 ,  野田 久登 ,  酒井 將行
Gazette classification：公開公報
Application number (International application number)：2002236962
Publication number (International publication number)：2004079729
Application date： Aug. 15, 2002
Publication date： Mar. 11, 2004
Summary：

【課題】ゲート電極からのボロンの染出し耐性を維持したままゲート絶縁膜の薄膜化に対応することができる半導体装置を提供する。【解決手段】半導体装置は、ソース領域20とドレイン領域21とを主表面に含むn型半導体基板1と、n型半導体基板1の主表面のうち、ソース領域20とドレイン領域21とに挟まれた領域の上側を覆うように、高誘電率材料を含んで形成された高誘電率絶縁膜2と、高誘電率絶縁膜2の上方に形成されたボロンドープトゲート電極6と、高誘電率絶縁膜2とボロンドープトゲート電極6との間に介在するように形成された高誘電率窒化層4とを備える。【選択図】 図1

Claim (excerpt)：

ソース領域とドレイン領域とを主表面に含む半導体基板と、 前記半導体基板の主表面のうち、前記ソース領域と前記ドレイン領域とに挟まれた領域の上側を覆うように、高誘電率材料を含んで形成されたゲート絶縁膜と、 前記ゲート絶縁膜の上方に形成されたゲート電極と、 前記ゲート絶縁膜と前記ゲート電極との間に介在するように形成された窒化層と を備える半導体装置。

IPC (1)：

H01L29/78

FI (1)：

H01L29/78 301G

F-Term (23)：

5F140AA28 ,  5F140AB03 ,  5F140AC01 ,  5F140BD01 ,  5F140BD04 ,  5F140BD07 ,  5F140BD11 ,  5F140BD13 ,  5F140BE02 ,  5F140BE08 ,  5F140BE09 ,  5F140BE10 ,  5F140BE13 ,  5F140BE17 ,  5F140BF01 ,  5F140BF04 ,  5F140BF34 ,  5F140BG32 ,  5F140BG38 ,  5F140BG43 ,  5F140BK13 ,  5F140BK21 ,  5F140CF07