Pat

J-GLOBAL ID：200903080634241786

半導体装置及びその製造方法

Inventor： 山田 敬 ,  川中 繁 ,  渡辺 重佳 ,  松澤 一也 ,  大脇 幸人
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1997061202
Publication number (International publication number)：1998256556
Application date： Mar. 14, 1997
Publication date： Sep. 25, 1998
Summary：

【要約】【課題】 高速動作が可能な半導体装置を提供すること、加えて、SOIウェハの汚染と結晶欠陥を抑制し、SOI型MOSFETのボディ領域の電位を制御可能にし、及びSOI型MESFETのキャリアの移動度の低下を抑制する半導体装置及びその製造方法を提供すること。【解決手段】 半導体基板(1)上に埋め込み絶縁膜(2)を有し、前記埋め込み絶縁膜(2)上に半導体層(3)を有する半導体装置において、ソース(6-1)とドレイン(6-2)の少なくとも一方よりも厚い膜厚を有し、コンタクト(9-2)により所定の電位が与えられるボディ領域(7)を備えた。

Claim (excerpt)：

半導体基板上に埋め込み絶縁膜を有し、前記埋め込み絶縁膜上に半導体層を有する半導体装置において、前記半導体層内に形成されたソースとドレインの少なくとも一方よりも厚い膜厚を有し、コンタクトにより所定の電位が与えられるボディ領域を具備したことを特徴とする半導体装置。

IPC (2)：

H01L 29/786 ,  H01L 21/336

FI (3)：

H01L 29/78 626 C ,  H01L 29/78 618 Z ,  H01L 29/78 626 B

Patent cited by the Patent：

Cited by examiner (3)

• 特開昭57-096570
  
• 特開昭62-268163
  
• 電界効果トランジスタおよびその製造方法
  Gazette classification：公開公報   Application number：特願平4-237920   Applicant：日本電気株式会社