Pat

J-GLOBAL ID：200903080754912927

半導体基板及びその製造方法

Inventor： 西田 彰志 ,  池田 一
Applicant, Patent owner： キヤノン株式会社
Agent (2)： 西山 恵三 ,  内尾 裕一
Gazette classification：公開公報
Application number (International application number)：2006028507
Publication number (International publication number)：2007208189
Application date： Feb. 06, 2006
Publication date： Aug. 16, 2007
Summary：

【課題】 欠陥の充分少ない高品質な歪みSi基板を提供する。【解決手段】 半導体基板の製造方法は、支持基板とは格子定数の異なるヘテロエピタキシャル層、多孔質層、Si層が順に積層された構造を少なくとも含む支持基板に、前記Si層の歪みを変化させるために、前記ヘテロエピタキシャル層の応力を変化させる工程を行なう。【選択図】 図1

Claim (excerpt)：

半導体基板の製造方法であって、 支持基板とは格子定数の異なるヘテロエピタキシャル層、多孔質層、Si層が順に積層された構造を少なくとも含む支持基板に、前記Si層の歪みを変化させるために、前記ヘテロエピタキシャル層の応力を変化させる工程を行なう、ことを特徴とする半導体基板の製造方法。

IPC (2)：

H01L 21/20 ,  H01L 21/205

FI (2)：

H01L21/20 ,  H01L21/205

F-Term (28)：

5F045AA03 ,  5F045AB01 ,  5F045AB02 ,  5F045AD09 ,  5F045AF03 ,  5F045BB12 ,  5F045DA53 ,  5F045HA16 ,  5F152LL02 ,  5F152LN03 ,  5F152LN21 ,  5F152LP01 ,  5F152LP02 ,  5F152LP04 ,  5F152LP09 ,  5F152MM18 ,  5F152NN03 ,  5F152NP02 ,  5F152NP03 ,  5F152NP04 ,  5F152NP05 ,  5F152NP06 ,  5F152NP09 ,  5F152NP10 ,  5F152NP13 ,  5F152NP22 ,  5F152NP24 ,  5F152NQ03

Patent cited by the Patent：

Cited by applicant (2)

• 歪シリコン電界効果トランジスタ及びその製造方法
  Gazette classification：公開公報   Application number：特願平7-238755   Applicant：株式会社東芝
• 米国特許第6503773号公報