Pat
J-GLOBAL ID:200903080834326794

薄膜トランジスタの製造方法と半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 蔵合 正博
Gazette classification:公開公報
Application number (International application number):1992334699
Publication number (International publication number):1994232398
Application date: Dec. 15, 1992
Publication date: Aug. 19, 1994
Summary:
【要約】【目的】 自己整合によるソース・ドレイン領域の形成およびゲート電極の一部を改質層とすることを利用して、オフセット長を微細にしかも同一基板内で均一に形成したオフセット構造の薄膜トランジスタを作製すること。【構成】 透光性ガラス基板1上に活性半導体層2を形成した上に、ゲート絶縁層5を形成する。さらに、ゲート電極6を形成し、これをマスクとしてイオン注入法などにより不純物を導入してソース領域3およびドレイン領域4を形成する。次に、ゲート電極6の表面に改質層として陽極酸化法などによって陽極酸化層7を形成する。その上に、層間絶縁層8を形成した後、コンタクトホールおよび、ソース電極9とドレイン電極10を形成して、オフセット構造の薄膜トランジスタを完成する。
Claim (excerpt):
基板上に半導体薄膜を形成する工程と、前記半導体薄膜上に絶縁層を形成する工程と、前記絶縁層上に所定の形状の電極を形成する工程と、前記電極をマスクとして前記半導体薄膜の一部の領域に不純物を添加する工程と、前記電極の一部を改質層とする工程とを有することを特徴とする薄膜トランジスタの製造方法。
IPC (2):
H01L 29/784 ,  H01L 21/336
FI (2):
H01L 29/78 311 G ,  H01L 29/78 311 P
Patent cited by the Patent:
Cited by examiner (17)
  • 特開平4-360580
  • 特開平3-165575
  • 特開平1-173647
Show all

Return to Previous Page