Pat

J-GLOBAL ID：200903080920714098

半導体素子の保護回路ならびにこれを有する半導体装置

Inventor： 坂本 光造 ,  吉田 功 ,  森川 正敏 ,  大高 成雄
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1993031579
Publication number (International publication number)：1994244414
Application date： Feb. 22, 1993
Publication date： Sep. 02, 1994
Summary：

【要約】【目的】 高速スイッチング用高入力インピーダンスを有する過熱保護または過電流保護内蔵パワーMOSFETを提供すること。【構成】 第1のスイッチング素子M0の入力端子4と駆動回路10の間に第2のスイッチング素子M7を設け、入力端子4に第3のスイッチング素子M5を設け、第1の素子M0の温度または電流検出回路12を設け、温度または電流検出回路12により、第3の素子M5をオン、第2の素子M7をオフまたは高インピーダンスとする。【効果】 第1の素子M0が過熱または過電流の状態になると制御回路11により、第2の素子M7がオフ、第3の素子M5がオンとなり、第1の素子M0の入力端子4が外部端子2から遮断される。この時の保護動作時の第2の素子M7の低電流が第3の素子M5によりバイパスされ、第1の素子M0を高速に遮断できる。

Claim (excerpt)：

第1のスイッチング素子の入力端子とこの駆動回路の間に第2のスイッチング素子または可変抵抗素子を設け、前記第1のスイッチング素子の入力端子に第3のスイッチング素子を設け、さらに、前記第1のスイッチング素子の温度検出手段または電流検出手段を設け、この温度検出手段または電流検出手段により、前記第3のスイッチング素子をオン、前記第2のスイッチング素子をオフまたは前記可変抵抗を高インピーダンスとせしめることを特徴とする半導体素子の保護回路。

IPC (2)：

H01L 29/784 ,  H01L 27/06

FI (2)：

H01L 29/78 301 K ,  H01L 27/06 311 C

Patent cited by the Patent：

Cited by examiner (2)

• 特開平2-128475
  
• 定着装置
  Gazette classification：公開公報   Application number：特願平3-238980   Applicant：キヤノン株式会社