Pat
J-GLOBAL ID:200903080949398365
半導体装置の製造方法および半導体製造装置
Inventor:
,
Applicant, Patent owner:
Agent (1):
鈴江 武彦
Gazette classification:公開公報
Application number (International application number):1995238845
Publication number (International publication number):1997082696
Application date: Sep. 18, 1995
Publication date: Mar. 28, 1997
Summary:
【要約】【課題】凝集CVD法により膜ストレス、膜減の小さいシリコン酸化膜を形成すること。【解決手段】半導体基板113を低温に設定するとともに、酸素ラジカルガスと有機シランガスとからなる成膜ガスの反応により生成された気相中間体を半導体基板113上に凝縮させることにより、半導体基板113上に酸化シリコンの凝集膜を形成する(凝集膜形成工程)。次に半導体基板113を高温に設定するとともに、酸素ラジカルガス雰囲気中で凝集膜を熱処理することにより、凝集膜を改質する(改質工程)。上記凝集膜形成工程と上記改質工程とからなる一連の工程を複数回繰り返すことにより、所望膜厚のシリコン酸化膜を形成する。
Claim (excerpt):
処理容器内に収容された半導体基板を第1の基板温度に設定するとともに、酸素ラジカルガスおよび酸素ラジカルを発生するガスの少なくとも一方のガスを含む酸素源ガスと、有機シランガスとからなる成膜ガスを導入して、この成膜ガスの反応により生成された気相中間体を前記半導体基板上に凝縮させることにより、前記半導体基板上に酸化シリコンの凝集膜を形成する凝集膜形成工程と、前記第1の基板温度より高い第2の基板温度に前記半導体基板を設定するとともに、酸素ラジカルガスおよび水素ラジカルガスの少なくとも一方のガスを含む雰囲気中で前記凝集膜を熱処理することにより、前記凝集膜を改質する改質工程と前記凝集膜形成工程と前記改質工程とからなる一連の工程を複数回繰り返すことにより、所望膜厚のシリコン酸化膜を形成する工程とを有することを特徴とする半導体装置の製造方法。
IPC (3):
H01L 21/31
, H01L 21/26
, H01L 21/316
FI (3):
H01L 21/31 C
, H01L 21/316 P
, H01L 21/26 L
Patent cited by the Patent: