Pat

J-GLOBAL ID：200903080987028490

電界効果トランジスタ及びその製造方法

Inventor： ブライアン スゼ - キ モ- ,  デュク チャウ ,  スチーブン サップ ,  アイザック ベンキュヤ ,  ディーン エドワード プロブスト
Applicant, Patent owner： フェアチャイルド・セミコンダクター・コーポレイション
Agent (1)： 浅村 皓 (外3名)
Gazette classification：公開公報
Application number (International application number)：1998358367
Publication number (International publication number)：1999243196
Application date： Nov. 11, 1998
Publication date： Sep. 07, 1999
Summary：

【要約】【課題】 開放セル配置をもち、低いソース-ドレイン抵抗と、高い信頼性、良好な堅実性をもった溝型電界効果トランジスタ、およびその製造方法を提供する。【解決手段】 溝型電界効果トランジスタは、(a)半導体基板と、(b)前記半導体基板の中に所定深さ延びる溝と、(c)前記溝の両側に位置するドープされた1対のソース接合と、(d)前記各ソース接合に近接して、該ソース接合の前記溝と反対側に位置するドープされた厚手部にして、該厚手部の最も深い部分が前記半導体基板の中に前記溝の所定深さより深くない位置まで延びている前記厚手部と、(e)前記厚手部の下方に、該厚手部を囲むドープされたウエルとを備えるように構成される。

Claim (excerpt)：

半導体基板と、ほぼ互いに平行で、第1の方向に延びる複数のゲート形成溝であって、隣接する前記溝の間の空間が接続領域を画定し、各溝は前記基板の中に所定深さ延び、該所定深さが前記ゲート形成溝の全てについてほぼ同一である、前記複数のゲート形成溝と、前記溝の各々を囲み、該溝の両側に位置し、該溝の長さに沿って延びる1対のドープされたソース接合と、前記ゲート形成溝の各対の間に位置し、各ソース接合に隣接して位置するドープされた厚手部であって、各厚手部の最も深い部分が前記半導体基板の中に前記溝の所定深さより浅い位置まで延びている、前記厚手部と、前記各厚手部の下方で該厚手部を囲むドープされたウエルと、前記半導体基板の表面に形成され、前記接続領域の長さに沿って交互に配置されたp+ 接続及びn+ 接続と、を備えたトランジスタセル配列。

Patent cited by the Patent：

Cited by examiner (5)

• 絶縁ゲート型半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願平7-185783   Applicant：三菱電機株式会社
• 絶縁ゲート型半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願平8-078674   Applicant：三菱電機株式会社
• 半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願平4-193986   Applicant：三菱電機株式会社
• 絶縁ゲート型半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願平8-054656   Applicant：三菱電機株式会社
• 半導体装置
  Gazette classification：公開公報   Application number：特願平5-100971   Applicant：株式会社東芝