Pat

J-GLOBAL ID：200903081049423948

半導体装置

Inventor： 富田 浩由 ,  神田 達哉
Applicant, Patent owner： 富士通株式会社
Agent (1)： 伊東 忠彦
Gazette classification：公開公報
Application number (International application number)：1999020458
Publication number (International publication number)：1999288590
Application date： Jan. 28, 1999
Publication date： Oct. 19, 1999
Summary：

【要約】【課題】本発明は、データストローブ信号に許容可能なタイミングマージンを設けた、データストローブ信号に同期してデータ取り込みを行う半導体装置を提供することを目的とする。【解決手段】クロックに同期してアドレスが入力されストローブ信号に同期してデータが入力される半導体装置は、前記アドレスを取り込む複数のアドレスラッチ回路と、クロックに対応して複数のアドレスラッチ回路の一つを順番に指定して、指定されたアドレスラッチ回路がクロックに対応してアドレスを取り込むように制御する第1の制御回路と、ストローブに対応して複数のアドレスラッチ回路の一つを順番に指定して、指定されたアドレスラッチ回路がストローブ信号に同期してアドレスを出力するように制御する第2の制御回路を含むことを特徴とする。

Claim (excerpt)：

クロックに同期してアドレスが入力されストローブ信号に同期してデータが入力される半導体装置であって、前記アドレスを取り込む複数のアドレスラッチ回路と、該クロックに対応して該複数のアドレスラッチ回路の一つを順番に指定して、指定されたアドレスラッチ回路が該クロックに対応して該アドレスを取り込むように制御する第1の制御回路と、該ストローブに対応して該複数のアドレスラッチ回路の一つを順番に指定して、指定されたアドレスラッチ回路が該ストローブ信号に同期して該アドレスを出力するように制御する第2の制御回路を含むことを特徴とする半導体装置。

IPC (4)：

G11C 11/407 ,  G11C 11/409 ,  G11C 11/408 ,  G06F 1/10

FI (4)：

G11C 11/34 362 S ,  G11C 11/34 354 P ,  G11C 11/34 354 B ,  G06F 1/04 330 A

Patent cited by the Patent：

Cited by examiner (1)

• 半導体記憶装置
  Gazette classification：公開公報   Application number：特願平9-167451   Applicant：富士通株式会社