Pat

J-GLOBAL ID：200903081257151390

固体撮像素子の製造方法

Inventor： 阿部 高志 ,  中村 信男 ,  馬渕 圭司 ,  梅田 智之 ,  藤田 博明 ,  船津 英一 ,  佐藤 弘樹
Applicant, Patent owner： ソニー株式会社
Agent (1)： 野田 茂
Gazette classification：公開公報
Application number (International application number)：2002076081
Publication number (International publication number)：2003273343
Application date： Mar. 19, 2002
Publication date： Sep. 26, 2003
Summary：

【要約】【課題】 いわゆる裏面照射型の増幅型固体撮像素子(CMOSイメージセンサ)の作製時における各種の位置合わせを容易かつ適正に行い、製造効率および素子精度を改善する。【解決手段】 裏面照射型CMOSイメージセンサの製造工程において、ステッパ合わせを行うために、例えばMOSトランジスタ作成工程で用いる活性領域またはゲート電極を流用してシリコン基板の配線面側に位置合わせマークを形成する。この位置合わせマークには、活性領域を用いたシリサイド膜を用いることもできる。この後、このような位置合わせマークを赤色光または近赤外光によって裏面側から読み取り、ステッパの位置合わせを行う。なお、配線面側の位置合わせマークに合わせて、裏面(照射面)側のシリコン酸化膜に位置合わせマークを作成し、これによって位置合わせを行うことも可能である。

Claim (excerpt)：

半導体基板に、それぞれ光電変換素子と電界効果トランジスタを含む複数の画素を2次元アレイ状に配列した撮像画素部と、前記撮像画素部を駆動する駆動回路および前記撮像画部から出力される画素信号を信号処理する信号処理回路を含む周辺回路部とを設け、前記撮像画素部の電界効果トランジスタを駆動する配線層が前記半導体基板の第1面側に形成され、前記光電変換素子の受光面が前記半導体基板の第2面側に形成された固体撮像素子の製造方法であって、前記半導体基板の第1面に配置される前記電界効果トランジスタ用の活性領域またはゲート層を用いて位置合わせマークを形成し、前記位置合わせマークを用いて後工程における第2面側の各素子の位置合わせを行うようにした、ことを特徴とする固体撮像素子の製造方法。

IPC (4)：

H01L 27/146 ,  H01L 21/027 ,  H01L 27/14 ,  H04N 5/335

FI (6)：

H04N 5/335 E ,  H04N 5/335 U ,  H01L 27/14 A ,  H01L 27/14 D ,  H01L 21/30 502 M ,  H01L 21/30 525 G

F-Term (30)：

4M118AA01 ,  4M118AB01 ,  4M118BA14 ,  4M118CA04 ,  4M118CA09 ,  4M118DD04 ,  4M118DD10 ,  4M118DD12 ,  4M118EA14 ,  4M118EA20 ,  4M118FA06 ,  4M118FA33 ,  4M118FA34 ,  4M118FA42 ,  4M118GA02 ,  4M118GB04 ,  4M118GB09 ,  4M118GC07 ,  4M118GD04 ,  4M118GD07 ,  4M118HA03 ,  5C024CY47 ,  5C024EX43 ,  5C024GX07 ,  5C024GY31 ,  5F046EA12 ,  5F046EA15 ,  5F046EA18 ,  5F046EB05 ,  5F046FA03

Patent cited by the Patent：

Cited by examiner (1)

• 光電変換装置
  Gazette classification：公開公報   Application number：特願平4-041950   Applicant：キヤノン株式会社