Pat
J-GLOBAL ID：200903081767517284

半導体装置、周辺配線並びにそれらの製造方法

Inventor：
石井 学

About 石井 学


Applicant, Patent owner：
住友電気工業株式会社

About 住友電気工業株式会社


Agent (1)： 長谷川 芳樹 (外3名)
Gazette classification：公開公報
Application number (International application number)：1993015480
Publication number (International publication number)：1993326518
Application date： Feb. 02, 1993
Publication date： Dec. 10, 1993
Summary：
【要約】【目的】 本発明は、下地絶縁膜とAu配線層との密着性を高めつつ、Au配線層の低抵抗性を維持することのできる半導体装置を提供することを目的とする。【構成】 半導体素子が形成されたGaAs基板(1)上の下地絶縁膜(2)の所定部分にはTiW層(3)が形成され、その上にAu配線層(4)が形成されて各素子の配線がなされている。この配線構造によって、下地絶縁膜(2)とAu配線層(4)との密着性が確保され、しかもTiW層(2)は400°Cの高温までAu配線層(4)と反応せずにバリアメタルとして働くので、Au配線層(4)の配線抵抗の低減を図ることができる。
Claim (excerpt)：
TiW層とAu層が順次積層された配線金属層を備えることを特徴とする半導体装置。
IPC (2)：
H01L 21/3205 ,  H01L 21/28 301
Patent cited by the Patent：
Cited by examiner (12)
  • 特開昭61-278454
  • 特開平3-009523
  • 特開昭61-200054
Show all

Return to Previous Page

TOP

BOTTOM