半導体装置及びその製造方法

Inventor： ,
Applicant, Patent owner：
Agent (1)：鈴江武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1996302990
Publication number (International publication number)：1998144884
Application date： Nov. 14, 1996
Publication date： May. 29, 1998
Summary：

【要約】【課題】下地との密着性が良く高品質で低応力のルテニウム膜を成膜することができ、BST薄膜を用いたキャパシタの信頼性向上に寄与する。【解決手段】 BST薄膜をキャパシタ絶縁膜として用いメモリセルを構成した半導体装置の製造方法において、セルトランジスタが形成された単結晶Si基板101 上にCVD酸化膜107,110 を形成した後、セルトランジスタのドレイン拡散層106 と繋がるコンタクトホールを開け、該ホール内に砒素ドープ多結晶Siプラグ111 を埋込み、次いで酸化膜110 上に室温スパッタ法でTa膜112 とRu膜113 をこの順に形成した後、112,113 の積層膜をパターニングし、次いでRu膜113 上にBST薄膜114 をCVD法で形成し、さらに上部電極のRu膜115 を形成する。これにより(311)優先配向したTa膜と(002)優先配向したRu膜の積層膜を下部電極に用いたRu/BST/Ruキャパシタを形成する。

Claim (excerpt)：

金属酸化物薄膜をキャパシタ絶縁膜として用いた半導体装置において、前記金属酸化物薄膜の下部電極は、ルテニウム/タンタル積層膜であり、かつルテニウム膜は(002)優先配向していることを特徴とする半導体装置。

IPC (5)：

H01L 27/108 , H01L 21/8242 , H01L 27/04 , H01L 21/822 , H01L 27/10 451

FI (3)：

H01L 27/10 651 , H01L 27/10 451 , H01L 27/04 C

Patent cited by the Patent：

Cited by applicant (2)

薄膜キャパシタ及び半導体記憶装置
Gazette classification：公開公報 Application number：特願平7-082091 Applicant：株式会社東芝
容量素子及びその製造方法、並びに半導体装置
Gazette classification：公開公報 Application number：特願平7-245836 Applicant：富士通株式会社

Return to Previous Page