Pat

J-GLOBAL ID：200903082155582725

半導体装置及びその製造方法

Inventor： 山本 充彦
Applicant, Patent owner： カシオ計算機株式会社
Agent (1)： 杉村 次郎
Gazette classification：公開公報
Application number (International application number)：1997151689
Publication number (International publication number)：1998335337
Application date： May. 27, 1997
Publication date： Dec. 18, 1998
Summary：

【要約】【課題】 回路基板上に光センサ機能部を露出した状態で搭載されるCCD等の半導体装置において、実質的な搭載エリアを小さくすることである。【解決手段】 シリコン基板21上の中央部には光センサ機能部22が形成されている。シリコン基板21上の周辺部には複数の上側の接続パッド24が光センサ機能部22に接続されて形成されている。シリコン基板21下には下側の接続パッド37が上側の接続パッド24にシリコン基板21等に形成された開口部28a、21a、23a内に形成された銅メッキ層34等からなる内部導通部を介して接続されて形成されている。したがって、回路基板上に半導体装置を光センサ機能部22を露出した状態で搭載する場合、フリップチップボンディング方式と同じような方式によって搭載することができ、半導体装置の実質的な搭載エリアの平面サイズを半導体装置自体の平面サイズとほぼ同じにすることができる。

Claim (excerpt)：

一の面に複数の第1の接続パッドを備えた半導体基板と、該半導体基板の他の面からその内部に前記第1の接続パッドに達するように形成された複数の開口部と、該開口部内に前記第1の接続パッドと接続された状態で形成された複数の内部導通部と、前記半導体基板の他の面に前記内部導通部と接続された状態で形成された複数の第2の接続パッドと、を具備することを特徴とする半導体装置。

IPC (3)：

H01L 21/321 ,  H01L 21/3205 ,  H01L 27/14

FI (3)：

H01L 21/92 602 Z ,  H01L 21/88 T ,  H01L 27/14 D

Patent cited by the Patent：

Cited by applicant (4)

• 半導体装置
  Gazette classification：公開公報   Application number：特願平3-219109   Applicant：富士通株式会社
• 特開昭64-059845
  
• 突起電極の形成方法
  Gazette classification：公開公報   Application number：特願平3-296057   Applicant：浜松ホトニクス株式会社
• 特開平3-278539
  

Cited by examiner (4)

• 半導体装置
  Gazette classification：公開公報   Application number：特願平3-219109   Applicant：富士通株式会社
• 特開昭64-059845
  
• 突起電極の形成方法
  Gazette classification：公開公報   Application number：特願平3-296057   Applicant：浜松ホトニクス株式会社
• 特開平3-278539