Pat
J-GLOBAL ID：200903082243819441

半導体装置の製造方法

Inventor：
中岡 弘明

About 中岡 弘明

, 
石長 篤

About 石長 篤

, 
久保 裕子

About 久保 裕子


Applicant, Patent owner：
松下電子工業株式会社

About 松下電子工業株式会社


Agent (1)： 前田 弘 (外1名)
Gazette classification：公開公報
Application number (International application number)：1999236792
Publication number (International publication number)：2001068666
Application date： Aug. 24, 1999
Publication date： Mar. 16, 2001
Summary：
【要約】【課題】 ゲート電極中のボロンの浸みだしのない,かつ,駆動力の高いpチャネル型MISトランジスタなどの半導体装置の製造方法を提供する。【解決手段】 Si基板10上にシリコン酸窒化膜12を形成した後、NOガスをシリコン酸窒化膜12に接触させながら熱処理を施すことにより、シリコン酸窒化膜12の内部に急峻な分布を持った高濃度の窒素を導入する。シリコン酸窒化膜12の上にアモルファスシリコン膜13を堆積し、デュアルゲート構造を形成するための不純物イオンの注入を行なう。その後、シリコン酸窒化膜12をゲート酸化膜とし、ポリシリコン膜をゲート電極とするp型及びn型MISトランジスタを備えたCMOSデバイスを形成する。NOガスアニールにより、シリコン酸窒化膜12中の窒素の分布状態が急峻となることで、p型MISトランジスタにおけるボロンの浸みだしを抑制しつつ、高い駆動力を得る。
Claim (excerpt)：
基板上に、シリコン酸窒化膜を形成する工程(a)と、上記シリコン酸窒化膜の表面に窒素を含むガスを接触させながら熱処理を行なって、上記シリコン酸窒化膜中に少なくとも窒素を導入する工程(b)と、上記シリコン酸窒化膜の上に不純物を含む半導体膜を形成する工程(c)とを備えている半導体装置の製造方法。
IPC (4)：
H01L 29/78 ,  H01L 21/318 ,  H01L 21/8238 ,  H01L 27/092
FI (3)：
H01L 29/78 301 G ,  H01L 21/318 C ,  H01L 27/08 321 D
F-Term (39)：
5F040DA05 ,  5F040DA06 ,  5F040DB03 ,  5F040DC01 ,  5F040EB12 ,  5F040EB17 ,  5F040EC07 ,  5F040ED03 ,  5F040EF02 ,  5F040EF11 ,  5F040EK05 ,  5F040FA03 ,  5F040FA05 ,  5F040FA07 ,  5F040FA10 ,  5F040FA18 ,  5F040FA19 ,  5F040FB02 ,  5F040FB04 ,  5F048AA08 ,  5F048AC03 ,  5F048BA01 ,  5F048BB06 ,  5F048BB07 ,  5F048BB11 ,  5F048BC06 ,  5F048BG14 ,  5F048DA25 ,  5F048DA27 ,  5F048DA30 ,  5F058BA05 ,  5F058BA20 ,  5F058BC11 ,  5F058BF62 ,  5F058BF64 ,  5F058BF80 ,  5F058BH20 ,  5F058BJ01 ,  5F058BJ10
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM