Pat

J-GLOBAL ID：200903082281776284

半導体装置およびその製造方法

Inventor： 佐々木 弘次
Applicant, Patent owner： 富士電機株式会社
Agent (1)： 篠部 正治
Gazette classification：公開公報
Application number (International application number)：1999075605
Publication number (International publication number)：2000269498
Application date： Mar. 19, 1999
Publication date： Sep. 29, 2000
Summary：

【要約】【課題】ソース・ゲート間分離の信頼性と、デザインルールの縮小化を図る。【解決手段】半導体基板100にトレンチ4を形成し、このトレンチ4内にポリシリコン6をゲート酸化膜5を介して埋設しゲート電極を形成し、ポリシリコン6上に500Åから1000Åのポリシリコン酸化膜7を形成し、トレンチ領域とその周辺領域に、ボロン・リン濃度を8.5mol%〜10.5mol%、膜厚を0.3μm〜0.45μmとした下層のBPSG膜13と、ボロン・リン濃度を12mol%〜13mol%、膜厚を0.55μm〜0.7μmとした上層のBPSG膜14の2層のBPSG膜を形成し、このBPSG膜13、14上と半導体基板100の表面をAl-Si膜10で被覆してソース電極を形成する。

Claim (excerpt)：

トレンチゲート構造を有する半導体装置において、トレンチ内に充填されたポリシリコンと、該ポリシリコン上を含み、該ポリシリコン近傍上を被覆するBPSG膜(ボロン・リン添加ガラス)を備え、該ポリシリコンのBPSG膜と接触する露出表面層が、該表面層を酸化して形成された酸化膜からなり、該酸化膜の膜厚を500Å以上で、1000Å以下とすることを特徴とする半導体装置。

IPC (2)：

H01L 29/78 ,  H01L 21/336

FI (2)：

H01L 29/78 653 C ,  H01L 29/78 658 F

Patent cited by the Patent：

Cited by examiner (1)

• 半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願平6-026874   Applicant：三菱電機株式会社