Pat
J-GLOBAL ID:200903082285271950
半導体装置の製造方法
Inventor:
,
Applicant, Patent owner:
Agent (1):
鈴木 喜三郎 (外1名)
Gazette classification:公開公報
Application number (International application number):1992183555
Publication number (International publication number):1994029548
Application date: Jul. 10, 1992
Publication date: Feb. 04, 1994
Summary:
【要約】【構成】MOSトランジスタの特性の制御しきい値電圧が変化する半導体装置の製造方法において、基板上にフィールド絶縁膜を形成する工程、前記基板の前記MOSトランジスタを形成する領域上に第1絶縁膜を形成する工程、前記フィールド絶縁膜及び前記第1絶縁膜上に導体層を形成する工程、前記導体層をフォト及びエッチング法により所定形にする工程、前記導体層、及び前記基板の前記MOSトランジスタを形成する以外の領域上に第2絶縁膜を形成する。【効果】絶縁耐圧がよく欠陥密度の少ない前記第1絶縁膜を形成し、フローティングゲート上の絶縁膜と半導体記憶素子の駆動回路のトランジスタのゲート絶縁膜を同時に形成することにより製造工程数を削減できる。
Claim (excerpt):
フローティングゲートとコントロールゲートとを有するMOS型トランジスタ構造をなし、前記フローティングゲートへの電荷の注入状態の如何によって、前記コントロールゲートの前記MOSトランジスタの特性の制御しきい値電圧が変化する半導体装置の製造方法において、基板上にフィールド絶縁膜を形成する工程、前記基板の前記MOSトランジスタを形成する領域上に第1絶縁膜を形成する工程、前記フィールド絶縁膜及び前記第1絶縁膜上に導体層を形成する工程、前記導体層をフォト及びエッチング法により所定形にする工程、前記導体層、及び前記半導体基板の前記MOSトランジスタを形成する以外の領域上に第2絶縁膜を形成する工程からなることを特徴とする半導体装置の製造方法。
IPC (3):
H01L 29/788
, H01L 29/792
, H01L 27/115
FI (2):
H01L 29/78 371
, H01L 27/10 434
Patent cited by the Patent:
Cited by examiner (5)
-
特開平3-194967
-
特開昭63-047939
-
特開平1-135073
-
特開平4-094577
-
不揮発性半導体記憶装置の製造方法
Gazette classification:公開公報
Application number:特願平3-246689
Applicant:日本電気株式会社
Show all
Return to Previous Page