Pat

J-GLOBAL ID：200903082476592250

半導体スイッチ素子

Inventor： 鈴村 正彦 ,  吉田 岳司 ,  ▲高▼野 仁路 ,  岸田 貴司 ,  白井 良史 ,  早崎 嘉城 ,  鈴木 裕二
Applicant, Patent owner： 松下電工株式会社
Agent (1)： 西川 惠清 (外1名)
Gazette classification：公開公報
Application number (International application number)：1997314029
Publication number (International publication number)：1999150272
Application date： Nov. 14, 1997
Publication date： Jun. 02, 1999
Summary：

【要約】【課題】半導体支持基板の裏面側が導電性基板に載置されるとともに、一対の出力電極の一方が導電性基板に電気的に接続された場合における出力電極間の出力容量を低減できる半導体スイッチ素子を提供する。【解決手段】n形シリコン基板よりなる半導体支持基板10上に絶縁層11を介してn形半導体層1が形成され、n形半導体層1の表面側にドレイン電極7、ソース電極8、ゲート電極6が形成されている。半導体支持基板10の裏面側に、絶縁性膜12が形成されている。半導体支持基板10側をリードフレームよりなる導電性基板にダイボンディングし、ソース電極8を導電性基板に電気的に接続する。ドレイン電極7と導電性基板との間の容量は、n形半導体層1と半導体支持基板10との間に形成される第1の寄生容量成分と、絶縁性膜12による第2の寄生容量成分との直列接続になる。

Claim (excerpt)：

半導体支持基板上に絶縁層を介して半導体層が形成され、該半導体層の表面側に一対の出力電極が形成されるとともに、出力電極間の導通、遮断を制御する制御電極が形成され、半導体支持基板の裏面側が導電性基板に載置されるとともに、上記一対の出力電極の一方が導電性基板に電気的に接続される半導体スイッチ素子であって、半導体層と半導体支持基板との間に形成される第1の寄生容量成分に対して電気的に直列に接続される第2の寄生容量成分を半導体支持基板に設けたことを特徴とする半導体スイッチ素子。

IPC (3)：

H01L 29/786 ,  H01L 21/762 ,  H01L 21/336

FI (5)：

H01L 29/78 626 Z ,  H01L 21/76 D ,  H01L 29/78 616 S ,  H01L 29/78 617 S ,  H01L 29/78 617 N

Patent cited by the Patent：

Cited by examiner (1)

• 半導体装置
  Gazette classification：公開公報   Application number：特願平8-074225   Applicant：株式会社東芝