Pat

J-GLOBAL ID：200903082740950950

銅配線製造方法、及び銅配線

Inventor： 高橋 誠一 ,  村田 真朗 ,  楠本 淑郎
Applicant, Patent owner： 日本真空技術株式会社
Agent (1)： 石島 茂男 (外1名)
Gazette classification：公開公報
Application number (International application number)：1996249268
Publication number (International publication number)：1998074763
Application date： Aug. 30, 1996
Publication date： Mar. 17, 1998
Summary：

【要約】【課題】 ボイドがなく、安価な銅配線が得られる技術を提供する。【解決手段】 基板10上に形成された凹部131、132内を銅材料で充填して銅配線を形成する際、絶縁膜12上にCVD法によって銅CVD薄膜16を形成し、熱処理により流動化した後、銅スパッタ薄膜20を形成する。凹部131、132内に形成された銅薄膜16が熱処理により流動化し、底面が狭く、開口部が広い窪み181、182上に銅スパッタ薄膜20を堆積させることができるので、オーバーハング等が生じず、銅配線251、252内にボイドが形成されない。銅スパッタ薄膜20は安価なので、銅配線251、252のコストを低下させることができる。

Claim (excerpt)：

基板上に形成され、凹部が設けられた絶縁膜上に銅薄膜を形成し、前記凹部を銅材料で充填して銅配線を形成する銅配線製造方法において、CVD法によって銅を成長させて銅CVD薄膜を形成し、熱処理を行って前記銅CVD薄膜を流動化させ、前記凹部上の銅CVD薄膜に、底面が狭く、開口部が広い窪みを形成した後、スパッタリング法によって銅スパッタ薄膜を形成し、前記凹部内を、前記銅CVD薄膜の銅材料と前記銅スパッタ薄膜の銅材料とで充填することを特徴とする銅配線製造方法。

IPC (2)：

H01L 21/3205 ,  H01L 21/285 301

FI (2)：

H01L 21/88 M ,  H01L 21/285 301 Z

Patent cited by the Patent：

Cited by examiner (3)

• 半導体基板に導体路を形成する方法
  Gazette classification：公開公報   Application number：特願平6-337039   Applicant：インテル・コーポレーション
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平4-068276   Applicant：株式会社東芝
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平5-259558   Applicant：日本電気株式会社