Pat
J-GLOBAL ID：200903083270279366

積層型マルチチップ半導体装置

Inventor：
谷口 文彦

About 谷口 文彦

, 
高島 晃

About 高島 晃


Applicant, Patent owner：
富士通株式会社

About 富士通株式会社


Agent (1)： 伊東 忠彦
Gazette classification：公開公報
Application number (International application number)：2001201072
Publication number (International publication number)：2003017638
Application date： Jul. 02, 2001
Publication date： Jan. 17, 2003
Summary：
【要約】【課題】 複数の半導体素子を積層した際に各半導体素子から発生する熱の移動を制御することのできる積層型マルチチップ半導体装置を提供することを課題とする。【解決手段】 インターポーザ1上に積層して搭載された複数の半導体素子2A,2Bの間にペルチェ素子8を配置し、ペルチェ素子8の上側の半導体素子2Bから下側の半導体素子2Aへの熱の移動(伝達)を促進する。また、ペルチェ素子8を下側の半導体素子2Aとインターポーザ1との間に配置し、上側の半導体素子2Bから下側の半導体素子への熱の移動(伝達)を促進して、全ての半導体素子を効率よく冷却する。
Claim (excerpt)：
配線基板上に積層して搭載された複数の半導体素子を有する積層型マルチチップ半導体装置であって、前記複数の半導体素子に対して積層した状態で電子冷却素子を配置したことを特徴とする積層型マルチチップ半導体装置。
IPC (4)：
H01L 23/38 ,  H01L 25/065 ,  H01L 25/07 ,  H01L 25/18
FI (3)：
H01L 23/38 ,  H01L 25/08 B ,  H01L 25/08 Z
F-Term (3)：
5F036AA01 ,  5F036BA33 ,  5F036BE01
Patent cited by the Patent：
Cited by examiner (5)
  • 半導体装置
    Gazette classification：公開公報   Application number：特願平10-029366   Applicant：ソニー株式会社
  • ハイブリッドIC及びその製造方法
    Gazette classification：公開公報   Application number：特願平6-246761   Applicant：日本電気株式会社
  • 半導体装置
    Gazette classification：公開公報   Application number：特願平11-310150   Applicant：富士通株式会社, 富士通ヴィエルエスアイ株式会社
Show all

Return to Previous Page

TOP

BOTTOM