共有メモリ型マルチプロセッサシステム

Inventor：
Applicant, Patent owner：
Agent (1)：京本直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1995102532
Publication number (International publication number)：1996297642
Application date： Apr. 26, 1995
Publication date： Nov. 12, 1996
Summary：

【要約】【目的】複数のストアインキャッシュを持つディレクトリ方式の共有メモリ型マルチプロセッサシステムにおいて、キャッシュ間のコヒーレンシを保証し、キャッシュのヒット率を向上させ性能向上を図ることを目的とする。【構成】ディレクトリ制御部100および200が自クラスタのシステムバス40および41上のリクエストを監視し、必要に応じて他クラスタのディレクトリ制御部にリクエストやデータを転送する。またアドレス競合判定回路102が自クラスタのシステムバス上のリクエストと他クラスタのディレクトリ制御部からのリクエストのアドレス一致を検出した場合、自クラスタのシステムバス上に「キャンセル」を発行し、自クラスタのシステムバス上に発行されたリクエストを再試行させる。また、システムバス40および41は互いに半周期ずらして制御される。

Claim (excerpt)：

2つのクラスタを有し、各クラスタが、複数のプロセッサと前記プロセッサの全てに接続された1つのストアインキャッシュとを有する複数の処理装置と、共有メモリと、前記複数の処理装置と前記共有メモリとを接続するシステムバスとを備えた共有メモリ型マルチプロセッサにおいて、前記クラスタの各々が、(a)前記システムバス間の同期を制御する同期制御手段と、(b)自クラスタの前記システムバスと接続されかつ他クラスタのディレクトリと相互に接続され他クラスタのストアインキャッシュに保持された自クラスタ内共有メモリのメモリブロックアドレスを貯蔵するディレクトリと、(c)自クラスタの前記処理装置から前記共有メモリへのメモリアクセス要求のアドレスと他クラスタの前記ディレクトリからのアドレスとを受け取りそれらのアドレスの一致を検出するアドレス一致検出手段と、(d)前記アドレス一致検出手段の結果に応じて自クラスタの前記メモリアクセス要求をキャンセルするキャンセル信号を発行するキャンセル手段と、(e)前記ストアインキャッシュに設けられキャンセル信号を受け取り自クラスタの前記メモリアクセス要求を無効化し再試行する再試行手段と、を具備したことを特徴とする共有メモリ型マルチプロセッサシステム。

IPC (2)：

G06F 15/16 , G06F 15/163

FI (2)：

G06F 15/16 400 M , G06F 15/16 320 K

Patent cited by the Patent：

Cited by examiner (2)

データ処理装置
Gazette classification：公開公報 Application number：特願平3-258819 Applicant：富士ゼロツクス株式会社
キャッシュ・コントローラ
Gazette classification：公開公報 Application number：特願平5-029685 Applicant：モトローラ・インコーポレイテッド

Return to Previous Page