Pat
J-GLOBAL ID：200903083645358722
製 品
Inventor：
Applicant, Patent owner：
Agent (1)：
小堀 益 (外1名)
Gazette classification：公開公報
Application number (International application number)：1995342998
Publication number (International publication number)：1996236780
Application date： Dec. 28, 1995
Publication date： Sep. 13, 1996
Summary：
【要約】【課題】 多重ゲートTFTのような、多重ゲート構造の配置の自由度を高めること。【解決手段】 この技術は、基板ならびに基板表面に形成される回路を具備する製品で実施できる。基板は、第一および第二結合点に延びる第一の線を具備でき、第一および第二結合点にて、第一の線は他の素子と電気的に結合する。第一の線は、半導体材料を含む回路の層にある。別の層にある第二の線は、ゲート信号を受信するように結合できる。第二の線は、複数個のチャネル域にて第一の線と交差し、交差域の各々において、第一の線はチャネルを具備している。チャネルは、第一および第二結合点の間で直列である。第二の線は導電性があり、ゲート信号を全部のチャネル域に伝える。第一の線は、第一および第二結合点のあいだの第一の線の導電性が、第二の線によってチャネル域に伝えられるゲート信号によって制御されるように位置決めされた、電荷キャリヤソースとデスティネーションを具備する。
Claim (excerpt)：
回路を形成できる表面を備えた基板と、基板の表面に形成された回路とから成る製品であって、前記回路は、第一結合点と第二結合点の間に延びる第一の線であって、第一結合点と第二結合点で他の素子と電気的に結合される第一の線であり、前記回路の第一層にあり、前記第一層が半導体材料から成る第一の線と、前記回路の第二層にある第二の線であって、ゲート信号を受信するように結合され、前記第一の線と複数のチャネル域にて交差し、前記第一の線が各チャネル域にチャネルを含み、前記チャネルが前記第一および第二結合点間に直列にあり、且つ、第二の線が全部のチャネル域にゲート信号を伝えるように導電性を有する第二の線とから成り、第一および第二結合点の間の第一の線の導電性は、第二の線によってチャネル域に伝えられるゲート信号によって制御されるように配置された電荷キャリヤソースとデスティネーションを具備している製品。
IPC (4)：
H01L 29/786
, H01L 21/768
, H01L 27/04
, H01L 21/822
H01L 29/78 612 C
, H01L 21/90 W
, H01L 27/04 D
, H01L 29/78 617 J
