Pat

J-GLOBAL ID：200903083915310123

半導体装置の検査方法

Inventor： 中田 義朗 ,  沖 伸一 ,  長尾 浩一 ,  畑田 賢造 ,  森 薫興 ,  佐藤 尚 ,  佐野 國夫
Applicant, Patent owner： 松下電器産業株式会社 ,  東京エレクトロン株式会社
Agent (1)： 前田 弘 (外2名)
Gazette classification：公開公報
Application number (International application number)：1996121211
Publication number (International publication number)：1997115971
Application date： May. 16, 1996
Publication date： May. 02, 1997
Summary：

【要約】【課題】 プローブ端子1個当たりに加えられる荷重が小さくても、コンタクタのプローブ端子と半導体チップの検査用電極とが電気的に確実に接続されるようにする。【解決手段】 半導体ウェハ上に形成された半導体チップ10の検査用電極11の表面に酸化され難い金属よりなるメッキ層13を形成する。メッキ層13が形成された検査用電極11にコンタクタ14のバンプ15を半導体チップ10に対して垂直な方向から接触させる。その後、コンタクタ14のバンプ15に電圧を印加して半導体チップ10に対して一括してバーンイン等の検査を行なう。

Claim (excerpt)：

半導体ウェハ上に形成された半導体チップの主面上に検査用電極を形成する第1の工程と、前記半導体チップの検査用電極の表面に酸化され難い金属よりなるメッキ層を形成する第2の工程と、コンタクタのプローブ端子を前記メッキ層が形成された前記検査用電極に、前記プローブ端子が前記半導体チップの主面に平行な方向へ移動しない状態で接触させる第3の工程と、前記プローブ端子が前記検査用電極に接触した状態で、前記プローブ端子に電圧を印加して前記半導体チップに対して検査を行なう第4の工程とを備えていることを特徴とする半導体装置の検査方法。

IPC (4)：

H01L 21/66 ,  G01R 1/06 ,  G01R 1/073 ,  G01R 31/26

FI (5)：

H01L 21/66 E ,  H01L 21/66 B ,  G01R 1/06 B ,  G01R 1/073 F ,  G01R 31/26 J

Patent cited by the Patent：

Cited by examiner (2)

• プローブ装置
  Gazette classification：公開公報   Application number：特願平5-212215   Applicant：東京エレクトロン株式会社, 東京エレクトロン山梨株式会社
• 特開平4-186743