Pat
J-GLOBAL ID:200903084129724972

磁気ランダム・アクセス・メモリおよびその製作方法

Inventor:
Applicant, Patent owner:
Agent (1): 大貫 進介 (外2名)
Gazette classification:公開公報
Application number (International application number):2000122085
Publication number (International publication number):2000353791
Application date: Apr. 24, 2000
Publication date: Dec. 19, 2000
Summary:
【要約】【課題】 磁気エレメントのための改良されかつ新規の方法、さらに詳しくは磁気抵抗性ランダム・アクセス・メモリ(MRAM)の使用を提供することを目的とする。【解決手段】 MRAM装置は、メモリ・エレメントおよびそのメモリ・エレメントを管理する回路を有する。その回路は、トランジスタ(12a),デジット線(29)等を有し、基板上に集積される。その回路は、まずCMOSプロセスで製作され、その後磁気メモリ・エレメント(43,44)は、磁気ブランケット層の一部(42b)を絶縁材料に変換することにより画定される。磁気ブランケット層は、磁気層(40,42)および磁気層によって挟まれた非磁気層(41)を含むが、伝導層(34)上に堆積される。絶縁あるいは不活性部(42b)は複数のメモリ・エレメント(43,44)を画定しかつ分離する。
Claim (excerpt):
少なくとも1つの磁気エレメントを製作する方法において、前記方法は、磁気エレメント・ブランケット層を堆積する段階と、前記磁気エレメント・ブランケット層(40-42)を覆うマスク層を堆積する段階と、前記磁気エレメント・ブランケット層を覆う前記マスク層(51)の一部を除去し、前記磁気エレメント・ブランケット層の一部を露出させる段階と、前記磁気エレメント・ブランケット層の前記露出部分を変換して、絶縁性不活性部(42b)および活性部を形成する段階からなり、前記活性部は前記少なくとも1つの磁気エレメントを画定し、前記不活性部は誘電絶縁物を画定することを特徴とする方法。
IPC (4):
H01L 27/10 451 ,  G11B 5/39 ,  G11C 11/14 ,  H01L 43/08
FI (4):
H01L 27/10 451 ,  G11B 5/39 ,  G11C 11/14 A ,  H01L 43/08 Z
Patent cited by the Patent:
Cited by applicant (5)
  • 磁気記憶装置
    Gazette classification:公開公報   Application number:特願平9-248159   Applicant:株式会社東芝
  • メモリセル装置
    Gazette classification:公表公報   Application number:特願2000-515275   Applicant:インフィネオンテクノロジースアクチエンゲゼルシャフト
  • 特開平1-251656
Show all

Return to Previous Page