Pat
J-GLOBAL ID:200903084154475103

半導体基板及び半導体基板の作製方法

Inventor:
Applicant, Patent owner:
Agent (1): 丸島 儀一
Gazette classification:公開公報
Application number (International application number):1999156442
Publication number (International publication number):2000077352
Application date: Jun. 03, 1999
Publication date: Mar. 14, 2000
Summary:
【要約】【課題】 CZバルクウエハに起因した欠陥(FPD,COP等)のない、あるいは低減されたSi活性層を有する半導体基材を提供する。【解決手段】 図2Aに示すように、水素を含む還元性雰囲気中で熱処理された表層部22を有する単結晶シリコン基板21を用意する。図2Bに示すように、酸素をイオン注入(打ち込み)し、イオン注入層24を形成する。その後、所望の熱処理を行なうことで、イオン注入層24を利用して埋め込み酸化膜(BOX)層25を形成する。こうしてBOX層25上に、COP等の欠陥の非常に低減された単結晶シリコン層(SOI層)26を有するSOI基板27が得られる。
Claim (excerpt):
水素アニールされた単結晶シリコン基板を用意する工程、該単結晶シリコン基板にイオンを打ち込み、イオン注入層を形成する工程、及び該単結晶シリコン基板内部に埋め込み絶縁膜を形成する工程を有する半導体基板の作製方法。
IPC (4):
H01L 21/265 ,  H01L 21/324 ,  H01L 21/76 ,  H01L 27/12
FI (5):
H01L 21/265 J ,  H01L 21/324 X ,  H01L 27/12 E ,  H01L 21/265 H ,  H01L 21/76 R
Patent cited by the Patent:
Cited by examiner (1)

Return to Previous Page