Pat

J-GLOBAL ID：200903084479167910

半導体装置及びその製造方法

Inventor： 佐藤 好弘 ,  工藤 千秋
Applicant, Patent owner： 松下電器産業株式会社
Agent (12)： 前田 弘 ,  小山 廣毅 ,  竹内 宏 ,  嶋田 高久 ,  竹内 祐二 ,  今江 克実 ,  藤田 篤史 ,  二宮 克也 ,  原田 智雄 ,  井関 勝守 ,  関 啓 ,  杉浦 靖也
Gazette classification：公開公報
Application number (International application number)：2005269220
Publication number (International publication number)：2007081249
Application date： Sep. 15, 2005
Publication date： Mar. 29, 2007
Summary：

【課題】トランジスタのゲート電極をフルシリサイド化する際に、ゲート長又はゲート面積等のパターン依存性により、未反応のポリシリコン領域又はシリサイドの組成が局所的に異なる領域がゲート電極に生じないようにする。 【解決手段】半導体装置は、半導体基板100の第1の領域Aに順次形成され、第1のゲート絶縁膜104A及びフルシリサイド化された第1のゲート電極115Aを有する第1のN型MISトランジスタ51と、半導体基板100の第2の領域Bに順次形成され、第2のゲート絶縁膜104B及びフルシリサイド化された第2のゲート電極115Bを有する第2のN型MISトランジスタ52とを備えている。第2のゲート電極115Bのゲート長は、第1のゲート電極115Aのゲート長よりも大きく、且つ、第2のゲート電極115Bにおけるゲート長方向の中央部の厚さは、第1のゲート電極115Aの厚さよりも小さい。【選択図】 図1

Claim (excerpt)：

第1の領域及び第2の領域に区画された半導体基板と、 前記半導体基板の前記第1の領域に順次形成され、第1のゲート絶縁膜及びフルシリサイド化された第1のゲート電極を有する第1のMISトランジスタと、 前記半導体基板の前記第2の領域に順次形成され、第2のゲート絶縁膜及びフルシリサイド化された第2のゲート電極を有する第2のMISトランジスタとを備え、 前記第2のゲート電極のゲート長は、前記第1のゲート電極のゲート長よりも大きく、 前記第2のゲート電極におけるゲート長方向の中央部の厚さは、前記第1のゲート電極の厚さよりも小さいことを特徴とする半導体装置。

IPC (8)：

H01L 21/823 ,  H01L 27/088 ,  H01L 21/28 ,  H01L 29/423 ,  H01L 29/49 ,  H01L 29/41 ,  H01L 29/78 ,  H01L 21/336

FI (6)：

H01L27/08 102C ,  H01L21/28 301S ,  H01L29/58 G ,  H01L29/44 S ,  H01L29/78 301G ,  H01L29/78 301P

F-Term (81)：

4M104BB21 ,  4M104BB22 ,  4M104CC05 ,  4M104DD02 ,  4M104DD03 ,  4M104DD78 ,  4M104DD80 ,  4M104DD84 ,  4M104EE09 ,  4M104EE17 ,  4M104FF06 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  5F048AA07 ,  5F048AB01 ,  5F048AB03 ,  5F048AB06 ,  5F048AB07 ,  5F048AC01 ,  5F048BA01 ,  5F048BB01 ,  5F048BB03 ,  5F048BB08 ,  5F048BB11 ,  5F048BB20 ,  5F048BC05 ,  5F048BD02 ,  5F048BD10 ,  5F048BE04 ,  5F048BF06 ,  5F048BG13 ,  5F048DA18 ,  5F048DA23 ,  5F048DA25 ,  5F048DA27 ,  5F048DA30 ,  5F140AA06 ,  5F140AB01 ,  5F140BA01 ,  5F140BD05 ,  5F140BD11 ,  5F140BD13 ,  5F140BE07 ,  5F140BF01 ,  5F140BF08 ,  5F140BF34 ,  5F140BF42 ,  5F140BG04 ,  5F140BG08 ,  5F140BG09 ,  5F140BG12 ,  5F140BG14 ,  5F140BG20 ,  5F140BG26 ,  5F140BG28 ,  5F140BG30 ,  5F140BG35 ,  5F140BG38 ,  5F140BG39 ,  5F140BG45 ,  5F140BG52 ,  5F140BG53 ,  5F140BG58 ,  5F140BH14 ,  5F140BJ01 ,  5F140BJ08 ,  5F140BK01 ,  5F140BK13 ,  5F140BK21 ,  5F140BK26 ,  5F140BK29 ,  5F140BK35 ,  5F140BK38 ,  5F140BK39 ,  5F140CB04 ,  5F140CB08 ,  5F140CC03 ,  5F140CC12 ,  5F140CE08 ,  5F140CE20

Patent cited by the Patent：

Cited by applicant (1)

• MIS型半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願平11-052683   Applicant：株式会社東芝