Pat
J-GLOBAL ID：200903084573397970
薄膜トランジスタ回路
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
鈴木 喜三郎 (外1名)
Gazette classification：公開公報
Application number (International application number)：1993316970
Publication number (International publication number)：1995168154
Application date： Dec. 16, 1993
Publication date： Jul. 04, 1995
Summary：
【要約】【目的】 誤動作の発生確率を飛躍的に減少させた薄膜トランジスタ回路を提供する。【構成】 シフトレジスタを備えた薄膜トランジスタ回路において、前記薄膜トランジスタのシフトレジスタ部に入力する一対のクロック信号φおよびφ*を、第1のクロック信号および参照電圧信号の電圧差を増幅する差動増幅回路を用いて得ることを特徴とする薄膜トランジスタ回路。【効果】 上記手段を講じた薄膜トランジスタ回路においては、電源電圧に対する誤動作の発生確率の依存性が無くなるため、動作を保証する電源電圧の規格範囲を大きくとることが可能となる。
Claim (excerpt)：
シフトレジスタを備えた薄膜トランジスタ回路において、前記薄膜トランジスタ回路のシフトレジスタ部が、第1のクロック信号に規定される第1のクロックドインバータと、前記第1のクロックとは逆位相の関係にある第2のクロック信号に規定される第2のクロックドインバータと、インバータと、薄膜トランジスタからなるダイオード回路とからなり、前記第1のクロックドインバータの出力端子を前記ダイオード回路の入力端子に接続し、前記ダイオード回路の出力端子を前記インバータおよび第2のクロックドインバータの入力端子に接続し、前記インバータの出力端子を前記第1のクロックドインバータの出力端子兼前記ダイオード回路の入力端子に接続し、さらに、前記第2のクロックドインバータの出力を、第1のクロック信号と第2のクロック信号が入れ替わるのを除いて構成を上記と同じくした回路の前記第1のクロックドインバータの入力端子に相当する端子に接続して構成されることを特徴とする薄膜トランジスタ回路。
IPC (4)：
G02F 1/133 550
, G02F 1/136 500
, G09G 3/36
, H01L 29/786
Cited by applicant (1)
-
ダイナミツク型分周回路
Gazette classification：公開公報
Application number：特願平3-228743
Applicant：日本電信電話株式会社
Cited by examiner (1)
-
ダイナミツク型分周回路
Gazette classification：公開公報
Application number：特願平3-228743
Applicant：日本電信電話株式会社
Return to Previous Page
