Pat

J-GLOBAL ID：200903084768679228

演算増幅器

Inventor： 安達 敏男
Applicant, Patent owner： 旭化成マイクロシステム株式会社
Agent (1)： 谷 義一
Gazette classification：公開公報
Application number (International application number)：1994152369
Publication number (International publication number)：1996018355
Application date： Jul. 04, 1994
Publication date： Jan. 19, 1996
Summary：

【要約】【目的】 同相入力信号範囲が広く、歪みが少なく、しかも設計が容易な演算増幅回路を得ることが目的である。【構成】 同相入力信号がVDDとVSSの中間近傍のときには、第1および第2差動増幅部1および2は共に正常に動作する。次に、同相入力信号がVSS近傍にあるときには、第1差動増幅部1の入力MOSFET6および7がオフするために第1差動増幅部は動作しない。第2差動増幅部2のレベルシフタ4および5の働きによって、同相信号がVDD側にシフトしているので、第2差動増幅部2の入力MOSFET9および10はオフせず、第2差動増幅部2は正常に動作する。また、同相入力信号がVDD側にあるときには、第2差動増幅部2は正常な動作ができないが、第1差動増幅部1が正常に動作するため演算増幅器として正常に動作する。

Claim (excerpt)：

入力信号が直接ゲートに入力される入力MOSFET対と定電流源とを有する第1差動増幅部と、入力信号がレベルシフタ対を介してゲートに入力され、前記第1差動増幅部の入力MOSFET対と同じ極性の入力MOSFET対と定電流源とを有する第2差動増幅部と、前記第1差動増幅部の出力と第2差動増幅部の出力を合成するカスコードMOSFET対とロード回路とを有する信号合成回路とを備えることを特徴とする演算増幅器。

Patent cited by the Patent：

Cited by applicant (2)

• 差動入力回路
  Gazette classification：公開公報   Application number：特願平4-120571   Applicant：株式会社東芝
• 特開昭61-230413
  

Cited by examiner (2)

• 差動入力回路
  Gazette classification：公開公報   Application number：特願平4-120571   Applicant：株式会社東芝
• 特開昭61-230413