Pat

J-GLOBAL ID：200903085381192203

貫通電極の形成方法

Inventor： 坂本 淳一 ,  泊 慶明 ,  庄司 辰美
Applicant, Patent owner： キヤノン株式会社
Agent (4)： 宮崎 昭夫 ,  石橋 政幸 ,  岩田 慎一 ,  緒方 雅昭
Gazette classification：公開公報
Application number (International application number)：2004356791
Publication number (International publication number)：2006161124
Application date： Dec. 09, 2004
Publication date： Jun. 22, 2006
Summary：

【課題】 アスペクト比の大きいスルーホール内にメッキ法で導体部材を埋め込際に生じるボイドの発生を防止するものである。【解決手段】 本発明は、基板を貫通する貫通孔(以下、スルーホールと称す)を有する第1の基板と基板表面に第1の基板に形成した貫通孔を、第2の基板表面に形成されたシード膜上に第1の基板を載置し、第2の電極をシード膜と対向するように配置しメッキ液中でメッキすることでスルーホール内に金属が埋め込むものである。【選択図】 図1

Claim (excerpt)：

貫通孔を有する第1の基板に、シード膜を有する第2の基板を、前記第1の基板の前記貫通孔の底部に前記シード層が露出するように接触させ、前記シード膜を起点に電気メッキにより前記貫通孔の内部に導電体を充填する貫通電極の形成方法。

IPC (5)：

C25D 7/12 ,  C25D 5/02 ,  H01L 21/288 ,  H01L 23/52 ,  H01L 21/320

FI (4)：

C25D7/12 ,  C25D5/02 Z ,  H01L21/288 E ,  H01L21/88 J

F-Term (23)：

4K024AA09 ,  4K024AA11 ,  4K024AB01 ,  4K024AB08 ,  4K024AB19 ,  4K024BB12 ,  4M104BB04 ,  4M104BB08 ,  4M104BB09 ,  4M104DD08 ,  4M104DD52 ,  4M104DD75 ,  4M104HH16 ,  4M104HH20 ,  5F033JJ11 ,  5F033JJ13 ,  5F033JJ14 ,  5F033MM30 ,  5F033NN01 ,  5F033PP27 ,  5F033QQ48 ,  5F033XX00 ,  5F033XX10

Patent cited by the Patent：

Cited by applicant (2)

• 半導体装置及びその製造方法
  Gazette classification：公開公報   Application number：特願平7-272122   Applicant：オリンパス光学工業株式会社
• めっき液およびめっき方法
  Gazette classification：公開公報   Application number：特願平10-142560   Applicant：株式会社日立製作所