Pat

J-GLOBAL ID：200903085733682982

半導体装置

Inventor： 谷川 高穂
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1995019555
Publication number (International publication number)：1996213562
Application date： Feb. 07, 1995
Publication date： Aug. 20, 1996
Summary：

【要約】【目的】シリコン基板領域とSOI領域に形成したトランジスタの長所を充分に生かし、大容量化に対応し得る半導体装置を提供する。【構成】回路構成としてメモリセル部22とロジック回路部23と入出力回路部21を有するとともに、デバイス構造としてSOI領域25とシリコン基板領域24を有するDRAM20において、メモリセル部22がSOI領域25に形成され、ロジック回路部23および入出力回路部21がシリコン基板領域24に形成されている。

Claim (excerpt)：

回路構成としてメモリセル部と、ロジック回路部と、入出力回路部を有するとともに、デバイス構造としてシリコン基板中に埋込み酸化膜層が形成されたSOI領域と、前記埋込み酸化膜層が形成されていないシリコン基板領域とを有する半導体装置において、前記メモリセル部が前記SOI領域上に形成され、前記ロジック回路部と前記入出力回路部が前記シリコン基板領域上に形成されたことを特徴とする半導体装置。

IPC (2)：

H01L 27/108 ,  H01L 21/8242

Patent cited by the Patent：

Cited by examiner (3)

• 特開平3-173175
  
• 特開昭61-280651
  
• 半導体記憶装置
  Gazette classification：公開公報   Application number：特願平3-182052   Applicant：川崎製鉄株式会社