Pat

J-GLOBAL ID：200903086198984644

半導体パッケージと、このためのリードフレーム及び、半導体パッケージの製造方法とそのモールド

Inventor： 鄭 永 錫 ,  李 在 學 ,  李 炯 柱 ,  張 成 植 ,  李 泰 憲 ,  徐 武 煥 ,  丘 在 勳 ,  クラウルリー シン ティモーティ ,  アルバレゾ エンゼル ドラブエナー ,  李 在 眞 ,  李 吉 鎭 ,  洪 龜 善 ,  李 政 祐 ,  朴 珍 元 ,  朴 洙 貞
Applicant, Patent owner： アムコー テクノロジー コリア インコーポレーティド
Agent (1)： 瀬谷 徹
Gazette classification：公開公報
Application number (International application number)：2000015004
Publication number (International publication number)：2001077278
Application date： Jan. 24, 2000
Publication date： Mar. 23, 2001
Summary：

【要約】 (修正有)【課題】 リードフレームを用いた半導体パッケージの製法とシンギュレーション不良の低下。【解決手段】 多数の入出力パッド122が具備された半導体チップ120と、半導体チップと接着材で接着されたチップ搭載板214と、チップ搭載板から最も遠い端には上向きのバリ217が形成される内部リード216と、半導体チップの入出力パッドと内部リードを電気的に接続する導電性ワイア124からなり、封止材で封止するが、チップ搭載板及び内部リードの下面が外部に露出するように形成される。

Claim (excerpt)：

多数の入出力パッドが具備された半導体チップと;ほぼ平面である第1表面と第2表面を有し、前記半導体チップと接着剤で接着されたチップ搭載板と;前記チップ搭載板の外周縁に放射状に位置され、ほぼ平面である第1表面,ほぼ平面である第2表面,及び、ほぼ平面である第3表面を具備しており、前記第2表面と前記第3表面は前記第1表面の反対面であり、前記第3表面は前記チップ搭載板にもっとも近接した第1表面と第2表面の間に形成され、前記チップ搭載板からもっとも遠い端部には前記第1表面の上部を向いてバリが形成される内部リードと;前記半導体チップの入出力パッドと内部リードの第1表面とを電気的に接続する多数の導電性ワイアと;前記半導体チップ,導電性ワイア,チップ搭載板,及び内部リードを封止材で封止するが、前記チップ搭載板及び内部リードの第2表面が外部に露出されるように形成されたパッケージ本体とで構成されることを特徴とする半導体パッケージ。

IPC (3)：

H01L 23/50 ,  H01L 23/12 ,  H01L 23/28

FI (4)：

H01L 23/50 N ,  H01L 23/50 B ,  H01L 23/28 A ,  H01L 23/12 L

F-Term (26)：

4M109AA01 ,  4M109BA01 ,  4M109CA21 ,  4M109DA09 ,  4M109FA04 ,  5F067AA01 ,  5F067AA04 ,  5F067AA09 ,  5F067AA13 ,  5F067AB04 ,  5F067BC09 ,  5F067BD05 ,  5F067BD10 ,  5F067BE02 ,  5F067BE10 ,  5F067CC02 ,  5F067CC08 ,  5F067CD03 ,  5F067DA16 ,  5F067DB01 ,  5F067DB02 ,  5F067DB07 ,  5F067DC17 ,  5F067DE19 ,  5F067EA02 ,  5F067EA04

Patent cited by the Patent：

Cited by examiner (3)

• 特開平1-106456
  
• 半導体パッケージおよび半導体パッケージ製造方法
  Gazette classification：公開公報   Application number：特願平11-249913   Applicant：ソニー株式会社
• 樹脂封止型半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平11-247534   Applicant：松下電子工業株式会社