Pat
J-GLOBAL ID:200903041550951030
半導体パッケージおよび半導体パッケージ製造方法
Inventor:
Applicant, Patent owner:
Gazette classification:公開公報
Application number (International application number):1999249913
Publication number (International publication number):2001077277
Application date: Sep. 03, 1999
Publication date: Mar. 23, 2001
Summary:
【要約】【課題】 高密度実装でき、しかも組み立て時ハンドリング性を向上しながら製造コストを低減することができる半導体パッケージおよびその製造方法を実現する。【解決手段】 リードフレームLFのリード部に、リード露出面1aおよびアイランド(ダイパッド)1bを残すようにハーフエッチング処理を施してインナーリード1を形成するので、リードフレーム状態での曲げ加工やアウターリードの曲げ加工を不要として製造コストを低減する。また、曲げ加工を不要にした為、リード露出面の面均一性が保たれ、これにより基板実装時のハンドリング性が向上する。さらに、リードレス化によりパッケージ自体の占有高さおよび占有面積が小さくなるので、高密度実装することが可能になる。
Claim (excerpt):
リードフレームのリード下面側両端部に、基板実装面となるリード露出面を残すよう当該リード下面側をエッチングして形成されるインナーリードと、前記インナーリードに施されたエッチング部分と共に一体的に樹脂モールドされ、中空部を形成するよう断面視略凹状に成形されるパッケージ本体部とを具備することを特徴とする半導体パッケージ。
IPC (3):
H01L 23/50
, H01L 23/08
, H01L 23/12
FI (3):
H01L 23/50 N
, H01L 23/08 A
, H01L 23/12 L
F-Term (7):
5F067AA01
, 5F067AB04
, 5F067BE00
, 5F067DA16
, 5F067DA17
, 5F067DA18
, 5F067DE01
Patent cited by the Patent:
Cited by examiner (6)
Show all
Return to Previous Page