Pat

J-GLOBAL ID：200903086648205667

半導体装置および半導体装置を製造する方法

Inventor： 岩田 浩 ,  柿本 誠三 ,  中野 雅行 ,  足立 浩一郎
Applicant, Patent owner： シャープ株式会社
Agent (1)： 山本 秀策
Gazette classification：公開公報
Application number (International application number)：1999186957
Publication number (International publication number)：2000082815
Application date： Jun. 30, 1999
Publication date： Mar. 21, 2000
Summary：

【要約】【課題】 ソース・ドレイン領域の占有面積が小さい半導体装置およびそれを製造する方法を提供する。【解決手段】 本発明の半導体装置は、素子分離領域と活性領域を有する半導体装置であって、活性領域とゲート酸化膜が接する第1の面より上に、ソース領域およびドレイン領域の一部が存在し、該ソース領域および/または該ドレイン領域と、該ソース領域および/または該ドレイン領域に電気的に接続される電極とが接する第2の面が、該第1の面に対して傾いている。

Claim (excerpt)：

素子分離領域と活性領域を有する半導体装置であって、活性領域とゲート酸化膜が接する第1の面より上に、ソース領域およびドレイン領域の一部が存在し、該ソース領域および/または該ドレイン領域と、該ソース領域および/または該ドレイン領域に電気的に接続される電極とが接する第2の面が、該第1の面に対して傾いている半導体装置。

IPC (2)：

H01L 29/78 ,  H01L 21/336

FI (2)：

H01L 29/78 301 P ,  H01L 29/78 301 S

Patent cited by the Patent：

Cited by applicant (2)

• 半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願平9-148127   Applicant：日本電気株式会社
• 積み上げ拡散層構造のMOSトランジスタおよびその製造方法
  Gazette classification：公開公報   Application number：特願平5-261853   Applicant：ソニー株式会社

Cited by examiner (2)

• 半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願平9-148127   Applicant：日本電気株式会社
• 積み上げ拡散層構造のMOSトランジスタおよびその製造方法
  Gazette classification：公開公報   Application number：特願平5-261853   Applicant：ソニー株式会社