半導体装置

Inventor：
Applicant, Patent owner：
Agent (1)：京本直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1996014048
Publication number (International publication number)：1997213939
Application date： Jan. 30, 1996
Publication date： Aug. 15, 1997
Summary：

【要約】【課題】60V程度の高い耐圧と低いオン抵抗を有する縦型二重拡散MOS型トランジスタの半導体装置を提供する。【解決手段】縦型二重拡散MOS型(VDMOS)トランジスタのベース領域の下部の2つの領域に、このベース領域と同導電型の不純物を含む2つの拡散領域が、互いに対向するように設けられる。そして、VDMOSトランジスタのドレイン領域の一部として形成される低濃度不純物を含む領域が第1の電界緩和領域として働き、上記の2つの拡散領域が第2の電界緩和領域として働くように形成される。また、この第2の電界緩和領域は第1の電界緩和領域に形成される空乏層内の縦方向の電界強度を弱めるように形成される。

Claim (excerpt)：

一導電型の半導体基体上に形成された同導電型で第1の濃度の不純物を含むエピタキシャル層と、前記エピタキシャル層の主表面から選択的に拡散された逆導電型の第2の濃度の不純物を含み互いに対向して形成された第1領域部分と第2領域部分からなるベース領域と、前記ベース領域に接続し前記第1領域部分と第2領域部分の下部のエピタキシャル層に前記半導体基体に向って延在し互いに対向して形成され逆導電型の第3の濃度の不純物を含む拡散領域とを有し、前記第2の濃度は前記第1の濃度および第3の濃度より高くなるように設定され、前記ベース領域の第1領域部分と第2領域部分の領域内に同導電型の不純物を含むソース領域が選択的に対向して形成され、前記対向して形成されたソース領域間であって前記ベース領域の表面上と前記エピタキシャル層の主表面上とにゲート絶縁膜を介してゲート電極が形成され、前記ベース領域とソース領域に跨って接続されたソース電極が形成され、前記半導体基体にドレイン電極が形成されてなることを特徴とする半導体装置。

Patent cited by the Patent：

Cited by examiner (4)

特開平3-132077
特開平4-142040
特開平4-017371

Show all

Return to Previous Page