Pat
J-GLOBAL ID:200903087007665966

電気2重層キャパシタ電極の製造方法、得られる電気2重層キャパシタ電極、及びそれを用いた電気2重層キャパシタ

Inventor:
Applicant, Patent owner:
Agent (1): 田中 増顕
Gazette classification:公開公報
Application number (International application number):2005032496
Publication number (International publication number):2006222175
Application date: Feb. 09, 2005
Publication date: Aug. 24, 2006
Summary:
【課題】EDLCの電極で大きな表面積を実現するために、数nm以上の穴径のメソ孔以上で、且つ、表面積を増やすためには、小粒径である必要があり、かつ、数nmから数10nm程度のサイズの揃った電気2重層キャパシタ電極を製造する方法を提供する。また、前述の電気2重層キャパシタ電極および前述の電気2重層キャパシタ電極を用いた電気2重層キャパシタを提供する。【解決手段】製造方法は、導電性ファイバー、あるいは導電性チューブを、バインダー材料を用いず、電極基板にその長手方向を略平行に付着接合させる。【選択図】 図1
Claim (excerpt):
導電性ファイバー、あるいは導電性チューブを、バインダー材料を用いず、電極基板にその長手方向を略平行に付着接合させることを特徴とする電気2重層キャパシタ電極の製造方法。
IPC (2):
H01G 9/00 ,  H01G 9/058
FI (2):
H01G9/24 Z ,  H01G9/00 301B
Patent cited by the Patent:
Cited by examiner (4)
Show all

Return to Previous Page