Pat

J-GLOBAL ID：200903087548404600

薄膜トランジスタ及びその製造方法

Inventor： 曳地 丈人 ,  桜井 淳
Applicant, Patent owner： 富士ゼロックス株式会社
Agent (1)： 阪本 清孝 (外1名)
Gazette classification：公開公報
Application number (International application number)：1994019809
Publication number (International publication number)：1995211912
Application date： Jan. 21, 1994
Publication date： Aug. 11, 1995
Summary：

【要約】【目的】 LDD構造の薄膜トランジスタにおいて、LDD領域幅、すなわちオフセット幅の均一性の向上を図る。【構成】 絶縁性基板上に形成した島状半導体層と、この半導体層上に絶縁膜を介して形成されたゲート電極と、前記半導体層に形成されたソース領域及びドレイン領域と、このソース領域とドレイン領域に隣接する半導体層にそれぞれ形成されソース領域及びドレイン領域と同一導電型の低濃度拡散領域と、低濃度拡散領域間に形成されるチャネル領域を有する薄膜トランジスタにおいて、前記絶縁膜を下部絶縁層13と上部絶縁層14から成る2層構造とし、上部絶縁層14の端部により前記低濃度拡散領域19、20とソース領域17及びドレイン領域18との境界を規定し、前記ゲート電極15の端部によりチャネル領域21と低濃度拡散領域19、20との境界を規定する。

Claim (excerpt)：

絶縁性基板上に形成した島状半導体層と、この半導体層上に絶縁膜を介して形成されたゲート電極と、前記半導体層に形成されたソース領域及びドレイン領域と、このソース領域とドレイン領域に隣接する半導体層にそれぞれ形成されソース領域及びドレイン領域と同一導電型の低濃度拡散領域と、低濃度拡散領域間に形成されるチャネル領域を有する薄膜トランジスタにおいて、前記絶縁膜を下部絶縁層と上部絶縁層から成る2層構造とし、上部絶縁層の端部により前記低濃度拡散領域とソース領域及びドレイン領域との境界を規定し、前記ゲート電極の端部によりチャネル領域と低濃度拡散領域との境界を規定することを特徴とする薄膜トランジスタ。

IPC (2)：

H01L 29/786 ,  H01L 21/336

Patent cited by the Patent：

Cited by examiner (4)

• 特開平4-196328
  
• 薄膜トランジスタの製造方法
  Gazette classification：公開公報   Application number：特願平3-223679   Applicant：エイ・ジー・テクノロジー株式会社
• 薄膜トランジスタおよびその製法
  Gazette classification：公開公報   Application number：特願平5-122680   Applicant：三菱電機株式会社
• 特開平4-196328