Pat

J-GLOBAL ID：200903087551733150

半導体装置及びその製造方法

Inventor： 佐藤 文彦
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1995103757
Publication number (International publication number)：1996306700
Application date： Apr. 27, 1995
Publication date： Nov. 22, 1996
Summary：

【要約】【目的】トンネル電流の増加を抑制し、かつエミッタ抵抗増加も抑制したトランジスタを有する半導体装置及びこのトランジスタを有効に製造する方法を提供する。【構成】広い禁制帯幅の材料をエミッタ11として用いるバイポーラトランジスタにおいて、エミッタ・ベース間の空乏層内のベース領域も広い禁制帯幅の材料を用いる。

Claim (excerpt)：

半導体基板の第一導電型の半導体層に接して選択的に形成された第二導電型の第1の半導体膜と、前記第1の半導体膜の禁制帯幅よりも広い禁制帯幅を有して前記第1の半導体膜の少なくとも一部に接して形成された第二導電型の第2の半導体膜と、前記第2の半導体膜と同一の材質からなり前記第2の半導体膜の少なくとも一部に接して形成された第一導電型の第3の半導体膜とを具備し、前記半導体層をコレクタ領域とし、前記第1および第2の半導体膜をベース領域とし、前記第3の半導体膜をエミッタ領域としたトランジスタを構成したことを特徴とする半導体装置。

IPC (2)：

H01L 21/331 ,  H01L 29/73

Patent cited by the Patent：

Cited by examiner (1)

• ヘテロ接合バイポーラトランジスタ
  Gazette classification：公開公報   Application number：特願平4-000818   Applicant：株式会社東芝