Pat
J-GLOBAL ID：200903087556995498

ゲーテッドクロックツリーシンセシス方法

Inventor：
平野 進一

About 平野 進一


Applicant, Patent owner：
エヌイーシーマイクロシステム株式会社

About エヌイーシーマイクロシステム株式会社


Agent (1)： 高橋 詔男 (外3名)
Gazette classification：公開公報
Application number (International application number)：2000116983
Publication number (International publication number)：2001306642
Application date： Apr. 18, 2000
Publication date： Nov. 02, 2001
Summary：
【要約】【課題】 ルートクロックとCTSクロック間の位相差(遅延)を抑えて、マクロと隣接ロジック間の動作速度を向上させること。【解決手段】 ゲーテッドバッファの最大ファンアウト数と指定の段数から最適なファンアウト数を算出し、最適なファンアウト数とゲーテッドバッファのファンアウト数から最適なグループ数を算出し、ゲート配置前のネットに対しては、ゲーテッドバッファのファンアウトを最適なグループ数で分割し、各グループ毎にゲーテッドロジックとゲーテッドバッファを生成/挿入することにより、ルートクロックとCTSクロック間の位相差(遅延)を抑えることができる。
Claim (excerpt)：
オンチップ上に搭載されたマクロの出力クロックをルートクロックとするゲーテッドクロックツリーシンセシス方法において、ゲーテッドロジックの出力段のバッファのファンアウト数に応じて、ファンアウトを分割し、同時に、個々のファンアウトに前記ゲーテッドロジックと同じロジックを生成/付加することを特徴とするゲーテッドクロックツリーシンセシス方法。
IPC (7)：
G06F 17/50 658 ,  G06F 17/50 ,  G06F 17/50 656 ,  G06F 1/10 ,  H01L 21/82 ,  H01L 27/04 ,  H01L 21/822
FI (6)：
G06F 17/50 658 K ,  G06F 17/50 658 U ,  G06F 17/50 656 F ,  G06F 1/04 330 A ,  H01L 21/82 C ,  H01L 27/04 D
F-Term (24)：
5B046AA08 ,  5B046BA06 ,  5B046JA03 ,  5B079BA20 ,  5B079BB10 ,  5B079BC03 ,  5B079CC02 ,  5B079CC14 ,  5B079DD06 ,  5B079DD08 ,  5B079DD20 ,  5F038CA05 ,  5F038CA17 ,  5F038CD06 ,  5F038CD08 ,  5F038CD09 ,  5F038EZ09 ,  5F038EZ20 ,  5F064AA01 ,  5F064BB02 ,  5F064EE02 ,  5F064EE47 ,  5F064EE54 ,  5F064HH06
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM