Pat
J-GLOBAL ID：200903088030193288

磁気メモリ

Inventor：
斉藤 好昭

About 斉藤 好昭

, 
與田 博明

About 與田 博明

, 
浅尾 吉昭

About 浅尾 吉昭


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 松山 允之 (外1名)
Gazette classification：公開公報
Application number (International application number)：2002286653
Publication number (International publication number)：2003258208
Application date： Sep. 30, 2002
Publication date： Sep. 12, 2003
Summary：
【要約】【課題】 差動動作などを行う場合に、組み合わせて用いる一対の磁気抵抗効果素子に対する記録、読み出しの条件のばらつきの影響が少ないアーキテクチャを有する磁気メモリを提供することを目的とする。【解決手段】 第1の配線(BL)の上下に第1及び第2の磁気抵抗効果素子(C1、C2)を積層し、第1の配線と垂直な方向に第2及び第3の配線(DL1、DL2)を設け、前記第2及び第3の配線にそれぞれ電流を流しつつ前記第1の配線に電流を流すことにより前記第1及び第2の磁気抵抗効果素子の記録層の磁化をそれぞれ所定の方向に同時に反転させて2値情報のいずれかを記録し、前記第1の配線を介して前記前記第1及び第2の磁気抵抗効果素子にセンス電流を流すことにより得られるこれら磁気抵抗効果素子からの出力信号の差分を検出することにより、2値情報のいずれかとして読み出すことを特徴とする磁気メモリを提供する。
Claim (excerpt)：
第1の方向に延在する第1の配線と、前記第1の配線の上に形成された第1の磁気抵抗効果素子と、前記第1の配線の下に形成された第2の磁気抵抗効果素子と、前記第1の配線の上側において、前記第1の方向と交差する方向に延在する第2の配線と、前記第1の配線の下側において、前記第1の方向と交差する方向に延在する第3の配線と、を備え、前記第2及び第3の配線にそれぞれ電流を流しつつ前記第1の配線に電流を流して前記第1及び第2の磁気抵抗効果素子の記録層に対して電流磁界を印加することにより2値情報のいずれかを記録し、前記第1の配線を介して前記第1及び第2の磁気抵抗効果素子にセンス電流を流すことにより得られるこれら磁気抵抗効果素子からの出力信号の差分を検出することにより、2値情報のいずれかとして読み出すことを特徴とする磁気メモリ。
IPC (4)：
H01L 27/105 ,  G11C 11/15 140 ,  G11C 11/15 150 ,  H01L 43/08
FI (4)：
G11C 11/15 140 ,  G11C 11/15 150 ,  H01L 43/08 Z ,  H01L 27/10 447
F-Term (15)：
5F083FZ10 ,  5F083GA09 ,  5F083GA12 ,  5F083JA37 ,  5F083JA38 ,  5F083KA01 ,  5F083KA05 ,  5F083LA03 ,  5F083LA12 ,  5F083LA15 ,  5F083LA16 ,  5F083MA06 ,  5F083MA19 ,  5F083PR40 ,  5F083ZA21
Patent cited by the Patent：
Cited by examiner (2)

Return to Previous Page

TOP

BOTTOM