Pat
J-GLOBAL ID：200903088371398481

高耐圧半導体装置およびその製造方法

Inventor：
井元 晋也

About 井元 晋也


Applicant, Patent owner：
ローム株式会社

About ローム株式会社


Agent (1)： 古谷 栄男 (外2名)
Gazette classification：公開公報
Application number (International application number)：1996256562
Publication number (International publication number)：1998107272
Application date： Sep. 27, 1996
Publication date： Apr. 24, 1998
Summary：
【要約】【課題】 チャネル長を正確に形成することができ、しかも微細化が可能で、さらに製造工程の工程数の増加を抑えることができる高耐圧半導体装置およびその製造方法の提供。【解決手段】 P型シリコン基板2上に設けられているゲート電極4をマスクとしてセルフアライメントによってソース領域11、サブドレイン領域12が同時に形成されている。このため正確なチャネル長を得ることができる。サブドレイン領域12には、低濃度の不純物の打ち込みによって形成されたドリフトドレイン領域5が接続されている。不純物濃度の低いPN接合の場合、接合部近傍の空乏層の幅は大きくなる。図2Bに示すように、ドレイン領域13に高い電圧500Vを印加した場合、空乏層9は広がりドリフトドレイン領域5内は完全空乏化し、ドリフトドレイン領域5の範囲L6で印加電圧が降下する。これによって印加電圧を降下させ、高耐圧のトランジスタを得ることができる。
Claim (excerpt)：
半導体基板、半導体基板に形成された第1領域、半導体基板に形成されており、第1領域との間に間隔領域を形成する第2領域、半導体基板上に設けられており、間隔領域にほぼ対応する位置に設けられている導電体であって、間隔領域に選択的にチャネルを形成し、またはチャネルを消去する導電体、半導体基板に形成された第3領域、半導体基板に形成されており、第2領域および第3領域に接続され、かつ間隔領域とは接続されない電圧降下領域であって、第3領域に印加された電圧を降下させて第2領域に伝達する電圧降下領域、を備えたことを特徴とする高耐圧半導体装置。
IPC (3)：
H01L 29/78 ,  H01L 21/8238 ,  H01L 27/092
FI (2)：
H01L 29/78 301 W ,  H01L 27/08 321 B
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM