Pat
J-GLOBAL ID:200903088611242875

ブロック歪低減方法及び装置

Inventor:
Applicant, Patent owner:
Agent (1): 小池 晃 (外2名)
Gazette classification:公開公報
Application number (International application number):1996351702
Publication number (International publication number):1998191335
Application date: Dec. 27, 1996
Publication date: Jul. 21, 1998
Summary:
【要約】【課題】 ブロックDCT符号化等におけるブロック歪を低減する際に、高周波成分の欠落なく、補正による破綻が生じないようにする。【解決手段】 Y_IN端子12からの入力画像データを、加算器21、ブロック歪判定部22、補正値算出部23、フィルタ回路24及び切換スイッチ26に送る。補正値算出部23で求められた補正値は加算器21に送られて入力画像データと加算されて補正された信号が切換スイッチ25に送られる。切換スイッチ25は、加算器21からの補正された信号と、フィルタ回路24からのフィルタ処理された信号とを、ブロック境界での隣接画素の差分である境界差分の大きさに応じて切り換えて切換スイッチ26に送る。切換スイッチ26は、ブロック歪か否かの判定結果に応じて加算器25からの歪低減された信号と入力画像データとを切り換えてY_OUT 端子より出力する。
Claim (excerpt):
画像データのブロック符号化におけるブロック歪を低減するためのブロック歪低減方法において、入力画像データにブロック歪があるかどうかを判定する判定工程と、上記ブロック歪を低減するための複数種類のブロック歪低減処理の内の1つが制御信号に応じて選択されて上記入力画像データに対して施されたブロック歪低減信号を出力する工程と、上記判定工程での判定結果に応じて上記ブロック歪低減信号と上記入力画像データとを切換選択して出力する工程とを有することを特徴とするブロック歪低減方法。
IPC (2):
H04N 7/30 ,  H04N 1/41
FI (2):
H04N 7/133 Z ,  H04N 1/41 B
Patent cited by the Patent:
Cited by examiner (2)

Return to Previous Page