Pat
J-GLOBAL ID：200903089257882256

半導体メモリ装置

Inventor：
平野 博茂

About 平野 博茂


Applicant, Patent owner：
松下電子工業株式会社

About 松下電子工業株式会社


Agent (1)： 前田 弘 (外1名)
Gazette classification：公開公報
Application number (International application number)：1999348377
Publication number (International publication number)：2001167584
Application date： Dec. 08, 1999
Publication date： Jun. 22, 2001
Summary：
【要約】【課題】 強誘電体メモリセルとSRAMセルとを混載する半導体メモリ装置のチップサイズの縮小化を図れるようにする。【解決手段】 強誘電体からなる容量絶縁膜を有する第1の強誘電体キャパシタC1及び該キャパシタC1を外部から選択的にアクセス可能とする第1のFRAMセル選択トランジスタQ0を含む強誘電体メモリセル10と、互いに直列に接続され、その共通接続部を第1のデータ保持ノード25とする第1のP型MOSトランジスタQ2及び第1のN型MOSトランジスタQ3、並びに第1のデータ保持ノード25を外部から選択的にアクセス可能とする第1のSRAMセル選択トランジスタQ6を含むSRAMセル20とを備えている。第1のFRAMセル選択トランジスタQ0と第1のSRAMセル選択トランジスタQ6とは、同一のビット線BL0によりアクセスされる。
Claim (excerpt)：
強誘電体からなる容量絶縁膜を有するキャパシタ及び該キャパシタを外部から選択的にアクセス可能とする第1のセル選択トランジスタを含む強誘電体メモリセルと、互いに直列に接続され、その共通接続部をデータ保持ノードとする第1導電型の負荷トランジスタ及び第2導電型の駆動トランジスタ、並びに前記データ保持ノードを外部から選択的にアクセス可能とする第2のセル選択トランジスタを含むSRAMセルとを備え、前記第1のセル選択トランジスタと前記第2のセル選択トランジスタとは、同一のビット線によりアクセスされることを特徴とする半導体メモリ装置。
IPC (6)：
G11C 14/00 ,  G11C 11/22 ,  G11C 11/41 ,  H01L 21/8244 ,  H01L 27/11 ,  H01L 27/105
FI (5)：
G11C 11/22 ,  G11C 11/34 352 A ,  G11C 11/34 Z ,  H01L 27/10 381 ,  H01L 27/10 441
F-Term (20)：
5B015HH01 ,  5B015HH03 ,  5B015JJ32 ,  5B015KA04 ,  5B015KA10 ,  5B015NN06 ,  5B015PP03 ,  5B015QQ17 ,  5B024AA07 ,  5B024BA02 ,  5B024BA03 ,  5B024BA05 ,  5B024CA07 ,  5F083BS27 ,  5F083FR02 ,  5F083FR03 ,  5F083GA09 ,  5F083KA05 ,  5F083LA03 ,  5F083ZA14
Patent cited by the Patent：
Cited by examiner (2)
  • 不揮発性メモリセル
    Gazette classification：公開公報   Application number：特願平7-091418   Applicant：日本電気株式会社
  • 不揮発メモリ
    Gazette classification：公表公報   Application number：特願平7-504587   Applicant：シメトリックス・コーポレーション, オリンパス光学工業株式会社

Return to Previous Page

TOP

BOTTOM